基于FPGA的芯片核心验证装置和方法

    公开(公告)号:CN115202253A

    公开(公告)日:2022-10-18

    申请号:CN202210786835.9

    申请日:2022-07-04

    Abstract: 本发明提供一种基于FPGA的芯片核心验证装置和方法,通过在IP单元的外侧连接一个由寄存器和选择器组成的芯片核心验证装置,当进行FPGA验证时,将需要读取的待验证中间数据缓存到芯片核心验证装置的寄存单元中,并将寄存单元300连接至系统总线中,使得处理模块通过系统总线读取寄存单元的待验证中间数据,使得IP设计在FPGA验证阶段出现问题之后更加快速、清晰的定位错误,通过对IP中可能会对功能产生影响的待验证中间数据的读取,使验证更加可靠。另外,在电路实现中通过增加选择单元和使能信号来选择需要读取的线网或者寄存器,避免地址空间的浪费。

Patent Agency Ranking