Patent search ap:("珠海一微半导体股份有限公司") AND inv:"靳占全" Page 1

1.

发明公开
片外存储器的读写控制时钟产生电路、片外存储器及系统审中-实审

公开(公告)号：CN118760650A

公开(公告)日：2024-10-11

申请号：CN202410842316.9

申请日：2024-06-27

Applicant: 珠海一微半导体股份有限公司

Inventor： 靳占全 , 李璋辉

IPC: G06F15/78 , G11C7/22

Abstract: 本申请公开片外存储器的读写控制时钟产生电路、片外存储器及系统，包括：读控制时钟产生模块，用于基于片选信号和地址信号生成读控制时钟脉冲信号并传输至读写控制时钟产生模块；写控制时钟产生模块，用于基于片选信号和写使能信号生成写控制时钟脉冲信号并传输至读写控制时钟产生模块；读写控制时钟产生模块，用于从读控制时钟脉冲信号和写控制时钟脉冲信号中选择其一作为片外存储器的读写控制时钟脉冲信号。本申请利用上位机对片外存储器的控制信号在片外存储器内部产生实现读写操作所需的时钟脉冲信号，基于读写控制时钟产生模块实现基于上位机读写需求灵活切换读时钟脉冲信号或写时钟脉冲信号，优化时钟脉冲信号的可靠性。

Patent Agency Ranking