-
公开(公告)号：CN109740250A
公开(公告)日：2019-05-10
申请号：CN201811644705.1
申请日：2018-12-29
Applicant: 湖北航天技术研究院总体设计所
IPC: G06F17/50
Abstract: 本发明公开了一种基于UVM的FPGA软件验证结果仿真波形的获取方法和系统，涉及FPGA软件验证领域，该方法包括监测被测FPGA软件的信号，判断所述信号是否满足预设的触发事件，并根据所述触发事件生成被测FPGA软件的测量区间信息，使用EDA数字仿真工具对被测FPGA软件的程序进行仿真，得到仿真文件，根据所述测量区间信息在所述仿真文件中选择相应区间的仿真数据，生成所述测量区间仿真波形图。本发明提供的一种基于UVM的FPGA软件验证结果仿真波形的获取方法和系统，通过监测被测FPGA的信号，预设触发事件，根据触发条件自动生成被测FPGA软件的测量区间信息，在仿真结束后，通过软件即可自动生成各个验证时刻的波形图文件。
-
公开(公告)号：CN109739766A
公开(公告)日：2019-05-10
申请号：CN201811644686.2
申请日：2018-12-29
Applicant: 湖北航天技术研究院总体设计所
IPC: G06F11/36
Abstract: 本发明公开了一种快速搭建FPGA数字仿真模型的系统及方法，涉及FPGA软件验证技术领域。本发明通过读取被测件的RTL代码，提取被测件名称、被测件端口的名称、位宽、传输方向；根据获取的信息生成仿真模型的顶层代码文件；在仿真模型的顶层代码文件中，例化被测件模块、激励发生器模块、验证结果检测器，并实现被测件端口与激励发生器模块、结果检测器模块的端口连接，再创建框架运行的脚本文件。通过该方案能自动实现FPGA数字仿真模型的建立，缓解目前FPGA软件数字仿真模型的搭建需要通过人工手动完成。产生的仿真模型遵循固定的模式，在帮助验证人员快速搭建数值仿真模型的同时还有助于项目间代码的一致性，保证代码的可重用性。
-
公开(公告)号：CN109739766B
公开(公告)日：2022-04-29
申请号：CN201811644686.2
申请日：2018-12-29
Applicant: 湖北航天技术研究院总体设计所
IPC: G06F11/36
Abstract: 本发明公开了一种快速搭建FPGA数字仿真模型的系统及方法，涉及FPGA软件验证技术领域。本发明通过读取被测件的RTL代码，提取被测件名称、被测件端口的名称、位宽、传输方向；根据获取的信息生成仿真模型的顶层代码文件；在仿真模型的顶层代码文件中，例化被测件模块、激励发生器模块、验证结果检测器，并实现被测件端口与激励发生器模块、结果检测器模块的端口连接，再创建框架运行的脚本文件。通过该方案能自动实现FPGA数字仿真模型的建立，缓解目前FPGA软件数字仿真模型的搭建需要通过人工手动完成。产生的仿真模型遵循固定的模式，在帮助验证人员快速搭建数值仿真模型的同时还有助于项目间代码的一致性，保证代码的可重用性。
-
公开(公告)号：CN109710536B
公开(公告)日：2022-03-18
申请号：CN201811644696.6
申请日：2018-12-29
Applicant: 湖北航天技术研究院总体设计所
IPC: G06F11/36
Abstract: 本发明公开了一种自动提取FPGA软件验证结果仿真波形的系统及方法，涉及FPGA软件验证领域，该方法包括输入被测FPGA软件的测量区间信息，使用EDA数字仿真工具对被测FPGA软件的相应程序进行仿真，得到仿真文件，根据所述测量区间信息在所述仿真文件中选择相应区间的仿真数据，生成所述测量区间仿真波形图。本发明提供的一种自动提取FPGA软件验证结果仿真波形的系统及方法，用户在输入测量区间信息后，能在仿真文件中选择相应区间的仿真数据，自动生成测量区间仿真波形图，避免了大量的手动操作，提高了验证的自动化程度。
-
Patent Agency Ranking
公开(公告)号：CN109710536A
公开(公告)日：2019-05-03
申请号：CN201811644696.6
申请日：2018-12-29
Applicant: 湖北航天技术研究院总体设计所
IPC: G06F11/36
Abstract: 本发明公开了一种自动提取FPGA软件验证结果仿真波形的系统及方法，涉及FPGA软件验证领域，该方法包括输入被测FPGA软件的测量区间信息，使用EDA数字仿真工具对被测FPGA软件的相应程序进行仿真，得到仿真文件，根据所述测量区间信息在所述仿真文件中选择相应区间的仿真数据，生成所述测量区间仿真波形图。本发明提供的一种自动提取FPGA软件验证结果仿真波形的系统及方法，用户在输入测量区间信息后，能在仿真文件中选择相应区间的仿真数据，自动生成测量区间仿真波形图，避免了大量的手动操作，提高了验证的自动化程度。
-
公开(公告)号：CN117632706A
公开(公告)日：2024-03-01
申请号：CN202311541707.9
申请日：2023-11-16
Applicant: 湖北航天技术研究院总体设计所
IPC: G06F11/36
Abstract: 本申请提供一种FPGA软件半实物测试系统，该系统包括：FPGA目标板卡、控制器、数字可重配置模块和高速串行板卡；所述FPGA目标板卡上用于烧写被测FPGA软件；所述控制器与所述数字可重配置模块和所述高速串行板卡均相连，其用于向所述数字可重配置模块和所述高速串行板卡发送测试数据；所述数字可重配置模块与所述FPGA目标板卡相连，用于根据所述测试数据对所述被测FPGA软件的低速接口进行测试；所述高速串行板卡与所述FPGA目标板卡相连，用于根据所述测试数据对所述被测FPGA软件的高速串行接口进行测试。该系统具有良好的通用性，适用于不同FPGA软件的测试需求，使用灵活，方便异常用例的注入，有效的提高了FPGA软件的测试效率。
-
公开(公告)号：CN119484359A
公开(公告)日：2025-02-18
申请号：CN202411430814.9
申请日：2024-10-14
Applicant: 湖北航天技术研究院总体设计所
IPC: H04L43/0894 , H04L43/50
Abstract: 一种现场可编程门阵列软件异步通信速率偏移检测方法及装置，属于现场可编程门阵列软件验证技术领域。其中，方法包括：基于预设速率步进长度和预设速率范围确定若干个第一速率；针对各第一速率，执行以下步骤：在数字仿真环境中，按照第一速率将激励信号输入至被测件模块，被测件模块对接收到的激励信号进行预处理，得到预处理后的数据帧，判断预处理后的数据帧与测试帧是否一致，激励信号中传输的内容为编码后的测试帧；若不一致，则确定第一速率的偏移检测结果为不通过；若一致，则确定第一速率的偏移检测结果为通过，并记录第一速率、理论速率、速率偏移差值和速率偏移占比，以供相关人员快速了解该FPGA软件异步通信速率边界情况。
-
公开(公告)号：CN116050310A
公开(公告)日：2023-05-02
申请号：CN202211476683.9
申请日：2022-11-23
Applicant: 湖北航天技术研究院总体设计所
IPC: G06F30/327 , G06F30/331 , G06F11/26
Abstract: 本申请涉及一种vivado工程的RTL代码提取方法及装置，涉及FPGA软件验证技术领域，该方法包括以下步骤：S1、获取预设的vivado工程指定仿真路径以及RTL代码预存路径；读取vivado工程指定仿真路径的*_compile.do文件中包含RTL代码的数据行，存储至预设存储文件中；将存储包含RTL代码的数据行的预设存储文件的dos系统识别路径修改为windows系统识别路径；基于预设存储文件的windows系统识别路径，将RTL代码复制至RTL代码预存路径中。本申请对vivado工程的RTL代码进行提取，并进行对应的配置工作，具有较高的通用性，并且能够为后期仿真工作提供便利。
-
公开(公告)号：CN109740250B
公开(公告)日：2022-03-18
申请号：CN201811644705.1
申请日：2018-12-29
Applicant: 湖北航天技术研究院总体设计所
IPC: G06F30/34
Abstract: 本发明公开了一种基于UVM的FPGA软件验证结果仿真波形的获取方法和系统，涉及FPGA软件验证领域，该方法包括监测被测FPGA软件的信号，判断所述信号是否满足预设的触发事件，并根据所述触发事件生成被测FPGA软件的测量区间信息，使用EDA数字仿真工具对被测FPGA软件的程序进行仿真，得到仿真文件，根据所述测量区间信息在所述仿真文件中选择相应区间的仿真数据，生成所述测量区间仿真波形图。本发明提供的一种基于UVM的FPGA软件验证结果仿真波形的获取方法和系统，通过监测被测FPGA的信号，预设触发事件，根据触发条件自动生成被测FPGA软件的测量区间信息，在仿真结束后，通过软件即可自动生成各个验证时刻的波形图文件。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.03 seconds)
