公开(公告)号：CN103001628A

公开(公告)日：2013-03-27

申请号：CN201210501963.0

申请日：2012-11-30

Applicant: 清华大学深圳研究生院

Inventor： 李振涛 ,  贾晨 ,  王自强 ,  郑旭强 ,  张春 ,  侯晨龙 ,  王志华

IPC: H03L7/08 ,  H03L7/085

Abstract: 一种高速串行接口的多相时钟产生电路中采用的鉴相和启动电路，包括具有三个输入端和两个输出端的鉴相器和连接于鉴相器输入端的启动电路，该启动电路包含一与门、第一～三D触发器、第一～三CML2CMOS电路及第一～三缓冲器。本发明电路在多相时钟产生电路开始工作时控制进入鉴相器的时钟信号的起始状态，从而能够有效地防止多相时钟电路发生错误锁定和谐波锁定，鉴相器采用电流模逻辑技术，工作频率高，引入的失配抖动非常小。

公开(公告)号：CN103001628B

公开(公告)日：2015-07-01

申请号：CN201210501963.0

申请日：2012-11-30

Applicant: 清华大学深圳研究生院

Inventor： 李振涛 ,  贾晨 ,  王自强 ,  郑旭强 ,  张春 ,  侯晨龙 ,  王志华

IPC: H03L7/08 ,  H03L7/085

Abstract: 一种高速串行接口的多相时钟产生电路中采用的鉴相和启动电路，包括具有三个输入端和两个输出端的鉴相器和连接于鉴相器输入端的启动电路，该启动电路包含一与门、第一～三D触发器、第一～三CML2CMOS电路及第一～三缓冲器。本发明电路在多相时钟产生电路开始工作时控制进入鉴相器的时钟信号的起始状态，从而能够有效地防止多相时钟电路发生错误锁定和谐波锁定，鉴相器采用电流模逻辑技术，工作频率高，引入的失配抖动非常小。