-
公开(公告)号：CN118335146A
公开(公告)日：2024-07-12
申请号：CN202410476134.4
申请日：2024-04-19
Applicant: 清华大学 , 北京微电子技术研究所
IPC: G11C11/413 , G11C29/42
Abstract: 一种存储装置、电子设备和存储装置的控制方法。该存储装置中列选电路与NVSRAM阵列耦接，第一输入输出接口电路与SRAM操作电路耦接，SRAM操作电路与列选电路耦接，非易失存储操作电路与NVSRAM阵列耦接；非易失存储操作电路被配置为对SRAM存储子单元数据进行数据备份操作；SRAM操作电路被配置为对SRAM存储子单元数据进行第一数据读写操作；列选电路被配置为对非易失存储子单元数据进行数据恢复操作，隔离SRAM操作电路的操作和非易失存储操作电路的操作，以及隔离第一数据读写操作、第二数据读写操作和数据恢复操作；第二输入输出接口电路与NVSRAM阵列耦接，且被配置为对NVSRAM阵列进行第二数据读写操作。该存储装置可以提高数据读写、备份、恢复的可靠性和灵活性。
-
公开(公告)号：CN118335147A
公开(公告)日：2024-07-12
申请号：CN202410479895.5
申请日：2024-04-19
Applicant: 清华大学 , 北京微电子技术研究所
IPC: G11C11/413 , G11C29/42
Abstract: 一种存储装置、电子设备和存储装置的控制方法。该存储装置包括纠检错电路与SRAM操作电路耦接，SRAM操作电路与列选电路耦接，列选电路与NVSRAM阵列耦接，非易失存储操作电路与NVSRAM阵列耦接，第一输入输出接口电路与SRAM操作电路耦接；非易失存储操作电路被配置为进行数据备份操作；SRAM操作电路被配置为进行第一数据读写操作；纠检错电路被配置为对目标数据进行编码和解码，判断目标数据是否错误并纠错；列选电路被配置为对非易失存储子单元数据进行数据恢复操作，隔离SRAM操作电路的操作和非易失存储操作电路的操作，以及隔离第一数据读写操作、第二数据读写操作和数据恢复操作；第二输入输出接口电路与NVSRAM阵列耦接且被配置为对NVSRAM阵列进行第二数据读写操作。
-
公开(公告)号：CN112071345B
公开(公告)日：2023-04-07
申请号：CN202010811131.3
申请日：2020-08-13
Applicant: 清华大学
Abstract: 本发明提出两种非电易失性组合存储器件及其操作方法，其中，器件主要包括：阻变存储器、晶体管和存储电容；当阻变存储器和存储电容串联时，存储电容另一端与晶体管源端相连，阻变存储器与源线相连，存储电容与阻变存储器中间引出第二字线，晶体管栅极与第一字线相连、晶体管漏极与位线相连；当阻变存储器和存储电容并联时，存储电容与阻变存储器并联的公共端与晶体管源端相连，存储电容接地，阻变存储器与源线相连，晶体管栅极与字线相连、晶体管漏极与位线相连。另外，其存储电容均可采用堆叠式或沟槽式制造。由此，本申请的两种结构除了具备非电易失性、高速和低功耗的特征之外，还具备工艺制造灵活性，容易实现低成本制造的特点。
-
公开(公告)号：CN115295577A
公开(公告)日：2022-11-04
申请号：CN202210878529.8
申请日：2022-07-25
Applicant: 清华大学
IPC: H01L27/24 , G01N1/28 , G01N23/04 , G01N23/20008
Abstract: 本申请涉及一种1T2R结构的原位器件、测试方法、电子设备及介质，其中，包括：晶体管的源极、栅极和漏极分别与源极连接电极、栅极连接电极和第一漏极连接电极相连，第一阻变存储元件通过第一漏极连接电极与漏极电连接，第二阻变存储元件与第一阻变存储元件相连，设置在第一阻变存储元件第二电极与第二阻变存储元件的第一电极之间的导电金属层与第二漏极连接电极相连，用于隔离第一阻变存储元件和第二阻变存储元件的电信号加载，以对第一阻变存储元件或第二阻变存储元件进行原位测试。通过采用1T2R的原位器件，增加了晶体管的限流功能以实现对阻变器件的多次循环操作，同时，可以对2个阻变器件进行原位观测，有效提高了制样与表征效率。
-
公开(公告)号：CN112071345A
公开(公告)日：2020-12-11
申请号：CN202010811131.3
申请日：2020-08-13
Applicant: 清华大学
Abstract: 本发明提出两种非电易失性组合存储器件及其操作方法，其中，器件主要包括：阻变存储器、晶体管和存储电容；当阻变存储器和存储电容串联时，存储电容另一端与晶体管源端相连，阻变存储器与源线相连，存储电容与阻变存储器中间引出第二字线，晶体管栅极与第一字线相连、晶体管漏极与位线相连；当阻变存储器和存储电容并联时，存储电容与阻变存储器并联的公共端与晶体管源端相连，存储电容接地，阻变存储器与源线相连，晶体管栅极与字线相连、晶体管漏极与位线相连。另外，其存储电容均可采用堆叠式或沟槽式制造。由此，本申请的两种结构除了具备非电易失性、高速和低功耗的特征之外，还具备工艺制造灵活性，容易实现低成本制造的特点。
-
Patent Agency Ranking
公开(公告)号：CN115083474A
公开(公告)日：2022-09-20
申请号：CN202210474932.4
申请日：2022-04-29
Applicant: 清华大学
IPC: G11C13/00
Abstract: 本申请公开了一种多阻态忆阻器的控制方法、装置以及测试平台，其中，方法包括：确定忆阻器的目标阻态；根据目标阻态计算忆阻器的目标电流，并根据目标阻态的阻态范围生成忆阻器的最佳调节策略；根据最佳调节策略和目标电流匹配忆阻器的目标栅端电压或目标复位电压脉冲宽度，并根据目标栅端电压或目标复位电压脉冲宽度调节忆阻器，直至忆阻器的实际阻态达到目标阻态，从而不仅能够稳定快速的达到不同的阻态，且在保证降低能耗的同时提高了忆阻器的使用寿命。由此，解决了相关技术无法快速切换到目标阻态导致耗时过长以及能耗过大且会减少忆阻器的寿命等问题。
-
公开(公告)号：CN114068617A
公开(公告)日：2022-02-18
申请号：CN202111391563.4
申请日：2021-11-23
Applicant: 北京超弦存储器研究院 , 清华大学
IPC: H01L27/24
Abstract: 一种适于三维堆叠的阻变存储器件，包括至少一个阻变存储单元，每个单元包括晶体管和阻变存储元件。晶体管包括沿第一方向延伸且包括沟道区和在第一方向上位于沟道区两端的第一源漏区和第二源漏区的有源层、至少部分环绕沟道区的栅氧层、至少部分环绕栅氧层的栅极。阻变存储元件包括沿第一方向延伸的第一电极层、至少部分环绕第一电极层的阻变功能层和至少部分环绕阻变功能层的第二电极层。有源层和第一电极层沿第一方向连接为一体并在垂直于第一方向上的横截面形状相同且为多边形。多边形顶点和棱边的电场较强，能提升存储器件的可靠性和一致性、降低阻变存储元件的操作电压和功耗。该器件在空间上可三维延展，能实现三维垂直型堆叠的存储器。
-
公开(公告)号：CN112863589A
公开(公告)日：2021-05-28
申请号：CN202010921961.1
申请日：2020-09-04
Applicant: 清华大学
IPC: G11C29/56
Abstract: 一种测试设备和测试方法，所述测试设备包括：检测接口装置，配置为容纳待测试半导体器件；信号采集装置，配置为采集至少一个脉冲信号；信号提供装置，配置为向待测试半导体器件提供具有可调的物理特征的至少一个脉冲信号；状态获取装置，配置为在检测接口装置中两个检测接口之间获取待测试半导体器件的实时状态；预处理装置；以及控制器，配置为响应于实时状态，调整至少一个脉冲信号的物理特征，以获得至少一个脉冲信号的物理特征与实时状态二者的关系。该测试设备可以通过调整脉冲信号来动态地执行待测试半导体器件的超高速脉冲测试。
-
公开(公告)号：CN109273044B
公开(公告)日：2020-10-13
申请号：CN201811455054.1
申请日：2018-11-30
Applicant: 清华大学
Abstract: 一种阻变存储器测试方法以及测试装置。该测试方法包括至少一个测试周期。在每个测试周期中对阻变存储器进行循环测试操作和采样操作；循环测试操作包括多个周期，每个周期包括复位操作和置位操作，复位操作被配置为对阻变存储器施加复位电压以使得阻变存储器处于高阻态，置位操作被配置为对阻变存储器施加置位电压以使得阻变存储器处于低阻态；采样操作被配置为读取阻变存储器的电阻值。该测试方法以及测试装置可以提高阻变存储器耐久性测试的测试速度，并且还可以精确控制耐久性测试过程中低阻态和高阻态的阻值区间，适用于包括模拟型阻变存储器在内的各种阻变存储器的耐久性测试。
-
公开(公告)号：CN109273044A
公开(公告)日：2019-01-25
申请号：CN201811455054.1
申请日：2018-11-30
Applicant: 清华大学
Abstract: 一种阻变存储器测试方法以及测试装置。该测试方法包括至少一个测试周期。在每个测试周期中对阻变存储器进行循环测试操作和采样操作；循环测试操作包括多个周期，每个周期包括复位操作和置位操作，复位操作被配置为对阻变存储器施加复位电压以使得阻变存储器处于高阻态，置位操作被配置为对阻变存储器施加置位电压以使得阻变存储器处于低阻态；采样操作被配置为读取阻变存储器的电阻值。该测试方法以及测试装置可以提高阻变存储器耐久性测试的测试速度，并且还可以精确控制耐久性测试过程中低阻态和高阻态的阻值区间，适用于包括模拟型阻变存储器在内的各种阻变存储器的耐久性测试。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.019 seconds)
