-
公开(公告)号：CN110209346A
公开(公告)日：2019-09-06
申请号：CN201910189405.7
申请日：2015-03-06
IPC: G06F3/06 , G06F12/0804 , G06F12/0897
Abstract: 一种数据写入控制装置及方法，当所述写入控制装置处于所述回写模式时，所述处理器侦测所述第一存储器中脏块的数量，当所述脏块的数量达到第一预设阈值时，分别预测在两种写入模式下，所述处理器所运行程序在一危险时间段内的执行进度，当预测在通写模式下所述处理器所运行程序在所述危险时间段内的执行进度大于在所述回写模式下所述处理器所运行程序在所述危险时间段内的执行进度时，将当前的数据写入模式转换为通写模式；当所述写入控制装置处于所述通写模式时，侦测所述脏块数量，当所述脏块的数量降至第二预设阈值时，则将当前的数据写入模式转换为所述回写模式。
-
公开(公告)号：CN1770635B
公开(公告)日：2010-04-14
申请号：CN200510116691.2
申请日：2005-10-28
Applicant: 清华大学
Abstract: 本发明涉及一种预置值流水线结构相位累加器，属于集成电路相位累加器设计技术领域。该累加器由N-1个预置值相位累加器、N-1个D触发器、一个N0比特累加器和一个K比特D触发器单元构成一个N级预置值流水线结构相位累加器；第一级累加器和N-1个预置值累加器的输入端分别与M位频率控制字分成的N路输入数字信号之中的一路相连，N-1个预置值累加器的另一输入端分别与频率控制字变化控制信号相连，N-1个D触发器分别连接在相邻的两个累加器的进位输入端和进位输出端之间，K比特D触发器单元的输入端与第二级的预置值相位累加器累加和输出端相连。
-
公开(公告)号：CN101609726A
公开(公告)日：2009-12-23
申请号：CN200910088992.7
申请日：2009-07-17
Applicant: 清华大学
Abstract: 一种碳纳米管导线的工艺误差快速估计方法属于碳纳米管导线应用领域，其特征在于，是在保证误差分析精度的前提下，利用泰勒级数对电路参数进行多次近似展开，并通过代入化简，将碳纳米管导线受工艺误差影响的各项性能，利用概率密度函数的形式进行表示。相对于传统的Spice工具仿真算法，本发明的创新点在于，可大大缩减运算时间，可同时考虑多个工艺误差变量发生变化时对电路性能所引起的综合影响，可给出碳纳米管导线性能受到工艺误差影响所可能产生的各种情况，并给出相应概率，为设计者提供了有力的分析工具与参考指标。
-
公开(公告)号：CN100471275C
公开(公告)日：2009-03-18
申请号：CN200610113030.9
申请日：2006-09-08
Applicant: 清华大学
IPC: H04N7/26
Abstract: 本发明属于用于H.264/AVC编码器的运动估计方法，其特征在于，把整数运动估计分为粗糙层和精细层，依次分别估计；然后通过一个输入分别为参考帧数据和粗糙层运动向量的整数象素数据输入结构并行的进行精细层运动估计和半象素插值，接着，依次进行半象素运动估计和1/4象素运动估计，从而通过粗糙层运动估计得到的最佳预测模式下其最小残差对应的运动向量来计算最终的最小残差和其对应的最终运动向量。实践证明，本发明提出的方法可以节省64.5%的计算时间。
-
公开(公告)号：CN100470674C
公开(公告)日：2009-03-18
申请号：CN200710064144.3
申请日：2007-03-02
Applicant: 清华大学
IPC: G11C11/412 , G11C11/417
Abstract: 基于隔离方法的“软错误”抑制电路属于高可靠性集成电路设计领域，其特征在于将电路中敏感节点之间用可控的传输门加以隔离，从而隔离“软错误”的传输途径，有效地抑制了“软错误”的发生。因此降低了“软错误”发生的可能性。
-
Patent Agency Ranking
公开(公告)号：CN101022035A
公开(公告)日：2007-08-22
申请号：CN200710064144.3
申请日：2007-03-02
Applicant: 清华大学
IPC: G11C11/412 , G11C11/417
Abstract: 基于隔离方法的“软错误”抑制电路属于高可靠性集成电路设计领域，其特征在于将电路中敏感节点之间用可控的传输门加以隔离，从而隔离“软错误”的传输途径，有效地抑制了“软错误”的发生。因此降低了“软错误”发生的可能性。
-
公开(公告)号：CN1964493A
公开(公告)日：2007-05-16
申请号：CN200610144288.5
申请日：2006-12-01
Applicant: 清华大学
Abstract: 本发明涉及视频解码电路的运动补偿插值技术领域，其特征在于：采用同一组半像素插值滤波器形成亮度(或色度)部分的4个整像素点和5个半像素点的值，然后再依次通过9选4、4选2模块用待求的像素点对应的运动向量的最低2比特或3比特来判断待求像素点所处的位置，找到它的相邻两个像素点，再通过求算术平均来算出待求像素点的值；对于色度像素部分，9选4模块首次选出的小正方形的4个顶点对应的像素值需要被反馈回纵向半像素滤波器，用于求出小正方形中的5个像素点，该5个像素点和4个顶点共9个点构成“田”字形，然后它们依次通过9选4、4选2模块完成和亮度部分相类似的过程。本发明所述的方法可以有效的降低芯片面积，节约成本。
-
公开(公告)号：CN1571279A
公开(公告)日：2005-01-26
申请号：CN200410038009.8
申请日：2004-05-14
Applicant: 清华大学
IPC: H03K19/0948
Abstract: 本发明涉及一种降低大规模集成电路中电路功耗的方法，属于CMOS集成电路设计技术领域。该方法首先将电路中的逻辑门的阈值设为低阈值，计算每一个逻辑门的延时和最大缓冲时间；根据计算结果重新分配上述电路中各个逻辑门的缓冲时间，使得逻辑门的缓冲时间大于该逻辑门的在低域值和已知高域值下的延时差；用设定的逻辑门高阈值替换上述逻辑门中缓冲时间大于逻辑门延时差的逻辑门阈值。本发明的方法，在保证电路的功能的前提下，最大幅度的降低了低阈值逻辑门的数量，进而降低了电路中泄漏电流所产生的功耗。
-
公开(公告)号：CN1564579A
公开(公告)日：2005-01-12
申请号：CN200410008788.7
申请日：2004-03-19
Applicant: 清华大学
IPC: H04N1/028
Abstract: 本发明涉及一种图像传感器中图像信号的读出方法，属于互补金属氧化物半导体图像传感器技术领域。本方法首先依次从图像中选定扫描行，对选定的扫描行依次按列扫描频率扫描各列像素；对各列象素信号进行截止频率为Wn的低通滤波；将低通滤波后的信号进行模数转换，得到数字图像信号。本发明的方法，截止频率Wn远远低于列扫描频率，模数转换的频率也远远低于列扫描频率，从而在电路实现时可以用低速的模数转换完成快速图像获取。本发明的方法实现的电路只使用了一个采样频率远远低于列扫描频率的模数转换器，所以电路的面积和功耗性能好于多模数转换器的图像传感器；又因为模数转换的速率低，产生的数据量小，方便于后端的图像处理。
-
公开(公告)号：CN105938447B
公开(公告)日：2018-12-14
申请号：CN201610099237.9
申请日：2016-02-23
IPC: G06F11/14
Abstract: 本发明提供一种的数据备份装置及方法。该数据备份方法在数据备份装置上电时，统计数据备份装置在上电时刻的顺序访问标识对应的死亡块与生存块的数量，在数据备份装置掉电后，根据所统计的数据备份装置在上电时刻的顺序访问标识对应的死亡块与生存块的数量计算上电时刻的每个顺序访问标识对应的死亡块占每个顺序访问标识对应所采样的缓存块总数的比值，并将所计算的比值与一预设阈值比较，根据比较结果预测易失存储单元中的死亡块，在备份时，不对预测为死亡块的缓存块进行备份，从而减少了数据备份量，提高备份效率。
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.031 seconds)
