-
公开(公告)号：CN118093286B
公开(公告)日：2025-01-21
申请号：CN202410309484.1
申请日：2024-03-18
Applicant: 清华大学
IPC: G06F11/22
Abstract: 本公开涉及一种众核芯片阵列的测试系统及装置，所述装置包括：控制模块；芯片阵列，包括多个待测众核芯片，所述多个待测众核芯片形成K行N列的芯片阵列；所述控制模块用于，输出测试指令到各个待测众核芯片，对各个待测众核芯片进行测试，并从各个待测众核芯片读取返回的数据，根据返回的数据确定测试结果，其中，所述测试结果包括各个待测众核芯片的读写功能是否正常、各个待测众核芯片之间的连通性是否正常及各个待测众核芯片的运算功能是否正常的至少一种。本公开实施例能够实现多颗众核芯片的批量测试，且由于所述装置的实现较为简单，带来了制造成本、维护成本均较低的优点。
-
公开(公告)号：CN118377535A
公开(公告)日：2024-07-23
申请号：CN202410503691.0
申请日：2024-04-25
Applicant: 清华大学
Abstract: 本说明书涉及计算机技术领域，尤其涉及一种基于主控制器和辅控制器的任务处理系统和装置。其中基于主控制器和辅控制器的任务处理系统包括数据中心设备和N个任务处理装置，每个所述任务处理装置包括主控制器、辅控制器和处理器，N为大于或等于1的正整数；数据中心设备用于为所述N个任务处理装置分配任务数据，获取任务数据的处理结果；在每个所述任务处理装置中，所述主控制器用于控制处理器对分配给任务处理装置的任务数据进行处理，得到任务数据的处理结果，所述辅控制器用于监控任务处理装置的运行状态，得到监控数据，根据监控数据调节任务处理装置的运行状态。本说明书实施例可以实现监控流和业务流的管理，提高运行的稳定性。
-
公开(公告)号：CN118409997B
公开(公告)日：2025-04-15
申请号：CN202410529795.9
申请日：2024-04-29
Applicant: 清华大学
Abstract: 本发明涉及多芯片集成封装技术领域，特别涉及一种多芯片集成封装高密度算力模组的装置，包括：多个模组，每个模组包括多个智能加速芯片、基板、两个连接器和辅助控制器，其中，多个智能加速芯片以行列方式布置在基板正面，以封装成矩阵计算单元执行目标计算任务；辅助控制器，其分别与多个智能加速芯片、两个连接器连接，以获取每个芯片的工作状态，并根据每个芯片的工作状态判断当前模组是否出现故障；系统控制器，其与每个模组中的辅助控制器连接，以将出现故障的模组进行任务迁移；连接器级联模块，分别连接每个模组和系统控制器，以根据目标计算任务扩充模组数量。由此，解决了传统加速卡只集成单个芯片导致算力受限和通行传输延迟等问题。
-
公开(公告)号：CN118377535B
公开(公告)日：2024-12-24
申请号：CN202410503691.0
申请日：2024-04-25
Applicant: 清华大学
Abstract: 本说明书涉及计算机技术领域，尤其涉及一种基于主控制器和辅控制器的任务处理系统和装置。其中基于主控制器和辅控制器的任务处理系统包括数据中心设备和N个任务处理装置，每个所述任务处理装置包括主控制器、辅控制器和处理器，N为大于或等于1的正整数；数据中心设备用于为所述N个任务处理装置分配任务数据，获取任务数据的处理结果；在每个所述任务处理装置中，所述主控制器用于控制处理器对分配给任务处理装置的任务数据进行处理，得到任务数据的处理结果，所述辅控制器用于监控任务处理装置的运行状态，得到监控数据，根据监控数据调节任务处理装置的运行状态。本说明书实施例可以实现监控流和业务流的管理，提高运行的稳定性。
-
Patent Agency Ranking
公开(公告)号：CN118093286A
公开(公告)日：2024-05-28
申请号：CN202410309484.1
申请日：2024-03-18
Applicant: 清华大学
IPC: G06F11/22
Abstract: 本公开涉及一种众核芯片阵列的测试系统及装置，所述装置包括：控制模块；芯片阵列，包括多个待测众核芯片，所述多个待测众核芯片形成K行N列的芯片阵列；所述控制模块用于，输出测试指令到各个待测众核芯片，对各个待测众核芯片进行测试，并从各个待测众核芯片读取返回的数据，根据返回的数据确定测试结果，其中，所述测试结果包括各个待测众核芯片的读写功能是否正常、各个待测众核芯片之间的连通性是否正常及各个待测众核芯片的运算功能是否正常的至少一种。本公开实施例能够实现多颗众核芯片的批量测试，且由于所述装置的实现较为简单，带来了制造成本、维护成本均较低的优点。
-
公开(公告)号：CN117640219B
公开(公告)日：2024-11-05
申请号：CN202311649722.5
申请日：2023-12-04
Applicant: 清华大学
Abstract: 本公开涉及通信领域，提出一种阵列服务器的多节点监控调节系统及装置。系统包括分析节点、执行节点、至少一个监控节点，分析节点通过点到点总线分别连接执行节点和至少一个监控节点，监控节点的类型包括多媒体处理模块、控制器中的一种或多种，监控节点将获取到的运行状态信息传输至分析节点；分析节点对运行状态信息进行分析确定服务器的温度，在温度大于第一阈值时输出第一控制指令控制执行节点调节服务器的散热器转速，输出第一监控指令通知与服务器通信的主机服务器温度异常。使用该系统实现服务器状态的监控时安全性更强，可以降低数据泄露风险，提高服务器工作状态的稳定性，且具备数据传输的独立性和较好的监控效果。
-
公开(公告)号：CN118590507A
公开(公告)日：2024-09-03
申请号：CN202410540577.5
申请日：2024-04-30
Applicant: 清华大学
IPC: H04L67/12
Abstract: 本发明提供一种用于智能计算的全互联硬件系统，包括多个节点单元，每一节点单元包括多个硬件节点，其中，硬件节点设有通信接口模块，通信接口模块包括四通道小型可插拔接口、千兆以太网接口以及高速串行通道接口；通信接口模块用于对节点单元中的多个硬件节点进行立体级联，并对多个节点单元进行立体级联。该系统通过硬件节点上设置的通信接口模块，能够实现硬件节点之间的全面互联和高效通信，提升了系统的整体性能和可靠性，满足了各种复杂应用场景的需求。
-
公开(公告)号：CN118409997A
公开(公告)日：2024-07-30
申请号：CN202410529795.9
申请日：2024-04-29
Applicant: 清华大学
Abstract: 本发明涉及多芯片集成封装技术领域，特别涉及一种多芯片集成封装高密度算力模组的装置，包括：多个模组，每个模组包括多个智能加速芯片、基板、两个连接器和辅助控制器，其中，多个智能加速芯片以行列方式布置在基板正面，以封装成矩阵计算单元执行目标计算任务；辅助控制器，其分别与多个智能加速芯片、两个连接器连接，以获取每个芯片的工作状态，并根据每个芯片的工作状态判断当前模组是否出现故障；系统控制器，其与每个模组中的辅助控制器连接，以将出现故障的模组进行任务迁移；连接器级联模块，分别连接每个模组和系统控制器，以根据目标计算任务扩充模组数量。由此，解决了传统加速卡只集成单个芯片导致算力受限和通行传输延迟等问题。
-
公开(公告)号：CN117640219A
公开(公告)日：2024-03-01
申请号：CN202311649722.5
申请日：2023-12-04
Applicant: 清华大学
Abstract: 本公开涉及通信领域，提出一种阵列服务器的多节点监控调节系统及装置。系统包括分析节点、执行节点、至少一个监控节点，分析节点通过点到点总线分别连接执行节点和至少一个监控节点，监控节点的类型包括多媒体处理模块、控制器中的一种或多种，监控节点将获取到的运行状态信息传输至分析节点；分析节点对运行状态信息进行分析确定服务器的温度，在温度大于第一阈值时输出第一控制指令控制执行节点调节服务器的散热器转速，输出第一监控指令通知与服务器通信的主机服务器温度异常。使用该系统实现服务器状态的监控时安全性更强，可以降低数据泄露风险，提高服务器工作状态的稳定性，且具备数据传输的独立性和较好的监控效果。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.012 seconds)
