融合了顺序和VLIW的处理器体系结构及指令执行方法

    公开(公告)号:CN102799418A

    公开(公告)日:2012-11-28

    申请号:CN201210279663.2

    申请日:2012-08-07

    Applicant: 清华大学

    Inventor: 郭德源 杨旭 何虎

    Abstract: 一种融合了顺序和VLIW的处理器体系结构,在处理器取指令单元与译码单元之间增设有超长指令字分发单元和顺序执行分发单元,通过一个由执行方式切换指令控制的执行方式选择开关来决定当前所取指令流向其中一个分发单元,如果流向超长指令字分发单元,则由硬件识别出指令编码中预先设置好的并行信息,将并行的指令逐组依次分发即可;如果流向顺序执行分发单元,则由硬件进行指令间的数据依赖关系判断和物理资源限制判断,维护正在执行指令的寄存器依赖表,决定哪些指令可以分发,哪些指令需要等待前面的计算完成后才能分发,本发明在同一款处理器内部实现两种指令分发单元,并且可以针对不同的应用需求自由地在两种执行方式之间进行切换。

    基于带内虚通道的OpenFlow带外组网方法

    公开(公告)号:CN102916887A

    公开(公告)日:2013-02-06

    申请号:CN201210408307.6

    申请日:2012-10-23

    Applicant: 清华大学

    Abstract: 本发明提供一种基于带内虚通道的OpenFlow带外组网方法,包括:S1、建立数据平面;S2、分析所述数据平面的物理拓扑结构,在每个资源簇中选定一个交换设备与控制器直接相连;S3、在每个资源簇中,以选定的所述交换设备为根节点,构建连接所述资源簇内各个交换设备的树,得到L个树;S4、在所述控制平面的所有物理链路中,建立虚通道,得到基于带内虚通道的控制平面,所述物理链路包括所述L个树和所述根节点与所述控制器直接相连的控制链路。本发明利用带内控制方式节省了资源消耗、保证了鲁棒性,同时利用虚通道的方式实现控制平面和数据平面的隔离、保证了安全性。

    一种多周期指令执行方法和装置

    公开(公告)号:CN101866281A

    公开(公告)日:2010-10-20

    申请号:CN201010207978.7

    申请日:2010-06-13

    Applicant: 清华大学

    Abstract: 本发明提出了一种多周期指令执行方法,包括以下步骤:对指令码进行初始化且保存完成初始化的指令信息;根据所有完成初始化的有效指令信息判决下一条进入流水线的指令为正常流水线指令或者空泡指令且产生指示信号;根据所述指令信息判断是否对执行结果进行缓存、直接寄存或者缓存写入寄存器,且为后续进入流水线的指令提供所述执行结果;根据所述指示信号和所述执行结果对所述指令信息进行判断以更新所述指令信息。通过本发明的多周期指令执行方法,保证了在指令执行周期发生变化后执行指令的正确性。

    一种抗差的分布式无功电压控制方法及装置

    公开(公告)号:CN116780559A

    公开(公告)日:2023-09-19

    申请号:CN202310798310.1

    申请日:2023-07-03

    Abstract: 本发明提出一种抗差的分布式无功电压控制方法及装置,属于电力系统运行控制技术领域。其中,所述方法包括:建立主动配电网分布式无功电压控制模型;通过构建主动配电网中每个控制区域分别对应的强化学习智能体,将分布式无功电压控制模型转化为马尔科夫博弈模型;对马尔科夫博弈模型进行优化,得到每个控制区域对应的适应量测不确定性的策略网络;利用策略网络输出对应控制区域的分布式无功电压控制动作,以实现所述主动配电网的分布式无功电压控制。本发明可应对实际主动配电网中的量测不确定性,在量测噪声甚至坏数据存在的情况下仍保持较好的电压控制效果,有效提升多智能体强化学习算法在无功电压控制领域的实用性。

    一种基于软件定义网络的保持流表更新一致性的方法

    公开(公告)号:CN102946365B

    公开(公告)日:2015-06-17

    申请号:CN201210445421.6

    申请日:2012-11-09

    Applicant: 清华大学

    Abstract: 本发明提供一种基于软件定义网络的保持流表更新一致性的方法,包括以下步骤:A:控制器对流表进行分析;B:在所述初始交换机V1中,各个交换机将其受更新流表过程影响的数据包,通过控制平面上传到控制器;C、控制器在所述后继交换机V2中写入待新增流表;D、控制器在等待一个全网端到端的延时后,在所述后继交换机V2中写入待修改流表,并删除待删除流表;E、控制器对所述初始交换机V1中的流表进行更新;本发明避免了额外网络管理的复杂度,减轻了控制平面负载;同时,在保证更新一致性的前提下缩短了整个流表更新时间。

    融合了顺序和VLIW的处理器体系结构及指令执行方法

    公开(公告)号:CN102799418B

    公开(公告)日:2014-10-08

    申请号:CN201210279663.2

    申请日:2012-08-07

    Applicant: 清华大学

    Inventor: 郭德源 杨旭 何虎

    Abstract: 一种融合了顺序和VLIW的处理器体系结构,在处理器取指令单元与译码单元之间增设有超长指令字分发单元和顺序执行分发单元,通过一个由执行方式切换指令控制的执行方式选择开关来决定当前所取指令流向其中一个分发单元,如果流向超长指令字分发单元,则由硬件识别出指令编码中预先设置好的并行信息,将并行的指令逐组依次分发即可;如果流向顺序执行分发单元,则由硬件进行指令间的数据依赖关系判断和物理资源限制判断,维护正在执行指令的寄存器依赖表,决定哪些指令可以分发,哪些指令需要等待前面的计算完成后才能分发,本发明在同一款处理器内部实现两种指令分发单元,并且可以针对不同的应用需求自由地在两种执行方式之间进行切换。

    一种基于软件定义网络的保持流表更新一致性的方法

    公开(公告)号:CN102946365A

    公开(公告)日:2013-02-27

    申请号:CN201210445421.6

    申请日:2012-11-09

    Applicant: 清华大学

    Abstract: 本发明提供一种基于软件定义网络的保持流表更新一致性的方法,包括以下步骤:A:控制器对流表进行分析;B:在所述初始交换机V1中,各个交换机将其受更新流表过程影响的数据包,通过控制平面上传到控制器;C:控制器在所述后继交换机V2中写入待新增流表;D:控制器在等待一个全网端到端的延时后,在所述后继交换机V2中写入待修改流表,并删除待删除流表;E:控制器对所述初始交换机V1中的流表进行更新;本发明避免了额外网络管理的复杂度,减轻了控制平面负载;同时,在保证更新一致性的前提下缩短了整个流表更新时间。

    一种处理器的指令执行结果存储结构

    公开(公告)号:CN102063287A

    公开(公告)日:2011-05-18

    申请号:CN201110001881.5

    申请日:2011-01-06

    Applicant: 清华大学

    Abstract: 本发明提出一种处理器的指令执行结果存储结构,包括:处理器;和分别与所述处理器相连的通用寄存器堆和SPILL寄存器堆,其中,当所述处理器的指令执行结果的数据量大于所述通用寄存器堆的存储量时,将所述处理器的指令执行结果的一部分存入所述通用寄存器堆,将所述处理器的指令执行结果的另一部分存入所述SPILL寄存器堆。通过该处理器的指令执行结果存储结构能够有效地在寄存器溢出时减少访问内存的次数,降低能量的消耗,实现溢出数据的快速保存到SPILL寄存器堆中,极大的提高了处理器的执行效率。

Patent Agency Ranking