公开(公告)号：CN1858722A

公开(公告)日：2006-11-08

申请号：CN200610011704.4

申请日：2006-03-31

Applicant: 清华大学

Inventor： 曾烈光 ,  金德鹏 ,  陈文涛 ,  孔令凯

IPC: G06F12/14 ,  G06F21/00 ,  G06F17/50

Abstract: 本发明涉及SRAM工艺FPGA的设计安全性问题，其特征在于：在FPGA电路中增加一个异步采样环节，随机地使密钥选择状态机从FPGA内密钥表中去选择FPGA密钥，同时也使发送给CPLD的密钥跳转指示是一个随机序列，增强了设计安全性；同时，分别在FPGA和CPLD中增加了M序列解密和加密电路，使CPLD向FPGA传送的密钥，先经过M序列加密，提高了系统的抗攻击能力；同时，应用密钥状态的跳转，使得剽窃者需要破解状态机的个数以及无规律的状态机的跳转方式，增加了破译的难度。

公开(公告)号：CN100395732C

公开(公告)日：2008-06-18

申请号：CN200610011704.4

申请日：2006-03-31

Applicant: 清华大学

Inventor： 曾烈光 ,  金德鹏 ,  陈文涛 ,  孔令凯

IPC: G06F12/14 ,  G06F21/00 ,  G06F17/50

Abstract: 本发明涉及SRAM工艺FPGA的设计安全性问题，其特征在于：在FPGA电路中增加一个异步采样环节，随机地使密钥选择状态机从FPGA内密钥表中去选择FPGA密钥，同时也使发送给CPLD的密钥跳转指示是一个随机序列，增强了设计安全性；同时，分别在FPGA和CPLD中增加了M序列解密和加密电路，使CPLD向FPGA传送的密钥，先经过M序列加密，提高了系统的抗攻击能力；同时，应用密钥状态的跳转，使得剽窃者需要破解状态机的个数以及无规律的状态机的跳转方式，增加了破译的难度。