公开(公告)号：CN102544102A

公开(公告)日：2012-07-04

申请号：CN201110425008.9

申请日：2011-12-16

Applicant: 清华大学

Inventor： 万欣 ,  周伟松 ,  梁仁荣 ,  刘道广 ,  许军

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明提出了一种具有应变结构的VDMOS器件及其制备方法，该VDMOS器件包括漏区、漂移区、重掺杂区、轻掺杂区、源区、JFET区、栅介质、栅极、绝缘应变层、隔离介质和金属通孔，本发明的VDMOS器件通过在器件表面覆盖一层绝缘应变层，由于该绝缘应变层与半导体材料的晶格不匹配，将在半导体表面引入应力，进而改变半导体表面的晶格常数，使得载流子迁移率增加，导通电阻降低。本发明的制备方法通过覆盖绝缘应变层的方法向半导体中引入应变，避免了采用外延技术所必须的高温过程，同时采用本发明的制备方法制作的VDMOS晶体管也可在后续工艺中采用高温过程。

公开(公告)号：CN101789448A

公开(公告)日：2010-07-28

申请号：CN201010116769.1

申请日：2010-03-02

Applicant: 清华大学

Inventor： 刘道广 ,  万欣 ,  严利人 ,  郑君

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

Abstract: 本发明公开了属于半导体器件结构范围的一种基于应变硅沟道的P沟VDMOS器件。是在VDMOS结构晶体管的结构基础上增加一层应变层，该应变层位于外延硅层与栅氧化层之间，在p型沟道区上表面生长的一层应变层，使形成的p型沟道区产生应变；其中应变层采用SiGe和Si生长得到。本发明的P沟VDMOS不改变版图，保留绝大部分常规的工艺步骤，仅仅增加了几道形成应变硅的工艺步骤，就可以大幅度提高P沟VDMOS的沟道迁移率，从而大大降低器件的导通电阻。

公开(公告)号：CN105514152A

公开(公告)日：2016-04-20

申请号：CN201510883963.5

申请日：2015-12-04

Applicant: 清华大学

Inventor： 万欣 ,  周伟松 ,  刘道广 ,  许军 ,  薄涵亮 ,  梁仁荣 ,  王敬

IPC: H01L29/10 ,  H01L29/51 ,  H01L29/78

CPC classification number: H01L29/78 ,  H01L29/1033 ,  H01L29/517

Abstract: 本发明提供了功率金属氧化物半导体场效应晶体管，该功率MOSFET包括：衬底、外延区、阱区、源区、沟道区、栅介质、栅、隔离介质及源极金属，其中，沟道区的掺杂量不低于2e18/cm3。该功率MOSFET可以有效提高器件的抗单粒子烧毁能力，且器件的导通电阻几乎不会增加，最大限度的保持了器件的电性能。

公开(公告)号：CN102420253A

公开(公告)日：2012-04-18

申请号：CN201110415713.0

申请日：2011-12-13

Applicant: 清华大学

Inventor： 万欣 ,  周伟松 ,  梁仁荣 ,  刘道广 ,  许军

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L29/0653 ,  H01L29/1095 ,  H01L29/66712 ,  H01L29/7843 ,  H01L29/7849

Abstract: 本发明提出了一种背面嵌入应变介质区的VDMOS器件及其制备方法，该VDMOS器件包括漏区、漂移区、JFET区、沟道区、源区、介质、栅极、隔离介质、源极金属和应变介质区。本发明的VDMOS器件通过在背面挖槽并嵌入应变膜，从而在VDMOS器件的整个电流通路中引入应力，使得电流传输路径上载流子迁移率均增加，从而能够降低VDMOS器件的导通电阻，同时避免了VDMOS器件中的闩锁效应。本发明的制备方法通过覆盖绝缘应变层的方法向半导体中引入应变，避免了采用外延技术所必须的高温过程，而且完全不需改变器件的表面结构，能够直接应用于已有的器件设计中。