公开(公告)号：CN117855264A

公开(公告)日：2024-04-09

申请号：CN202311664216.3

申请日：2023-12-06

Applicant: 海南大学

Inventor： 魏远 ,  张孝冬 ,  梁伟 ,  沈重 ,  赵哲

IPC: H01L29/778 ,  H01L29/06 ,  H01L21/335

Abstract: 本发明涉及一种具有抗单粒子烧毁加固结构的CAVET器件，其包括漏极、衬底、漂移区、CBL区、ALGaN层、P‑GaN层、栅极、栅极介质、源极，其中，衬底位于漏极上方，CBL区对称分布于漂移区左右两侧内，源极对称位于漂移区上方左右两侧，ALGaN层、P‑GaN层、栅极介质位于两源极之间，ALGaN层位于漂移区上方，P‑GaN层、栅极介质均位于ALGaN层上方，栅极介质对称分布于漂移区左右两端，栅极区位于P‑GaN层上方；其还包括一层N型缓冲层，N型缓冲层位于衬底与漂移区之间，其底部位于衬底上方，顶部位于漂移区下方。本发明通过缓冲层大大降低了半导体功率器件漂移区和衬底同质结处的电场峰值和碰撞电离，减少了因碰撞电离导致雪崩倍增而产生的载流子的数量，具有较强的抗单粒子烧毁能力。

公开(公告)号：CN116682849A

公开(公告)日：2023-09-01

申请号：CN202310824660.0

申请日：2023-07-06

Applicant: 海南大学

Inventor： 徐彬艺 ,  张孝冬 ,  沈重 ,  郑理强 ,  梁伟

IPC: H01L29/06 ,  H01L29/49 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明公开一种采用高压4H‑SiC半导体材料的UMOSFET结构，包括漏极、N+衬底、第一N‑漂移区、p/n交替缓冲层、第二N‑漂移区、n型掺杂包裹、p+栅氧保护、阶梯栅pn结、P‑体区、P+源区、N+源区、源极；还包括沟槽，沟槽贯穿N+源区、P‑体区，沟槽底部位于第二N‑漂移区内，沟槽内壁设有栅极氧化膜；本发明相对于传统结构，主要提出在N‑漂移区内引入p/n交替缓冲层，在p/n交替缓冲层上方设置p+栅氧保护区，在p+栅氧保护区上方设置阶梯栅pn结，从而解决电阻过大、栅氧电场过高的问题，同时提升器件的击穿电压，提高器件的高效性，达到优化器件性能的目的。