-
公开(公告)号：CN101017705A
公开(公告)日：2007-08-15
申请号：CN200610099407.X
申请日：2006-07-14
Applicant: 海力士半导体有限公司
Inventor： 郑畯燮
CPC classification number: G11C16/24 , G11C7/1021 , G11C16/3454 , G11C16/3459
Abstract: 一种页面缓冲电路，包括位线选择电路、主寄存器、编程传输电路、临时寄存器和检验传输电路。在编程检验操作期间，该检验传输电路响应传输控制信号通过感测节点将存贮在该临时寄存器中的数据传输至该主寄存器。已确定在先前的编程检验过程中被编程的存储器单元在下一编程检验过程中被再次检验。
-
公开(公告)号：CN100485814C
公开(公告)日：2009-05-06
申请号：CN200510136886.3
申请日：2005-12-27
Applicant: 海力士半导体有限公司
CPC classification number: G11C16/10
Abstract: 一种用于操作封装的快闪存储器模块的方法，包括：向在封装的快闪存储器模块中排列的多个快闪存储器芯片的第一快闪存储器芯片施加第一编程或擦除命令和与第一命令相关联的第一地址；向在封装的快闪存储器模块中排列的多个快闪存储器芯片的第二快闪存储器芯片施加第二编程或擦除命令和与第二命令相关联的第二地址，第二命令在第一快闪存储器芯片完成第一命令之前被施加到第二快闪存储器芯片；以及确定是否第一快闪存储器芯片已经完成第一命令。如果确定第一快闪存储器芯片还没有完成第一命令，则查看是否第二快闪存储器芯片已经完成第二命令。如果确定第一快闪存储器芯片已经完成第一命令，则查看是否所完成的第一命令对应于第一快闪存储器芯片的最后页面。
-
公开(公告)号：CN101231886B
公开(公告)日：2011-06-22
申请号：CN200710123246.8
申请日：2007-07-02
Applicant: 海力士半导体有限公司
CPC classification number: G11C11/5628 , G11C16/0483 , G11C16/3454 , G11C16/3459 , G11C2211/5621 , G11C2211/5642
Abstract: 一种非易失性存储器件，包括：存储单元阵列、页面缓冲器、单元特性检测电路、X解码器以及Y解码器。存储单元阵列具有耦接至位线和字线的存储单元。页面缓冲器将数据编程至选择的存储单元，或从选择的存储单元读取数据。单元特性检测电路耦接至页面缓冲器的感测节点，并使用关于选择的存储单元的读取电压与编程电压、根据存储单元的分布状态来输出控制信号。X编码器根据输入地址来选择存储单元阵列的字线。Y解码器提供一路径，用以将数据输入选择的存储单元/输出选择的存储单元中的数据。在此，根据从单元特性检测电路输出的控制信号、通过使用与编程验证电压相对应的编程电压，来对选择的存储单元进行编程。
-
公开(公告)号：CN101252020A
公开(公告)日：2008-08-27
申请号：CN200710145276.9
申请日：2007-08-17
Applicant: 海力士半导体有限公司
IPC: G11C16/26
CPC classification number: G11C16/28 , G06F11/1072 , G11C11/5642 , G11C29/00
Abstract: 一种包括MLC的存储器件的读取方法，包括下列步骤：根据第一读取命令执行数据读取操作；确定读取的数据的错误校正是否是可能的，如果作为确定的结果错误校正是困难的，则根据第二读取命令执行数据读取操作；根据第二读取命令确定读取的数据的错误校正是否可能；且如果作为确定的结果错误校正是困难的，则根据第N个(N≥3，N为整数)读取命令执行数据读取操作。
-
公开(公告)号：CN101231886A
公开(公告)日：2008-07-30
申请号：CN200710123246.8
申请日：2007-07-02
Applicant: 海力士半导体有限公司
CPC classification number: G11C11/5628 , G11C16/0483 , G11C16/3454 , G11C16/3459 , G11C2211/5621 , G11C2211/5642
Abstract: 一种非易失性存储器件，包括：存储单元阵列、页面缓冲器、单元特性检测电路、X解码器以及Y解码器。存储单元阵列具有耦接至位线和字线的存储单元。页面缓冲器将数据编程至选择的存储单元，或从选择的存储单元读取数据。单元特性检测电路耦接至页面缓冲器的感测节点，并使用关于选择的存储单元的读取电压与编程电压、根据存储单元的分布状态来输出控制信号。X编码器根据输入地址来选择存储单元阵列的字线。Y解码器提供一路径，用以将数据输入选择的存储单元/输出选择的存储单元中的数据。在此，根据从单元特性验证电路输出的控制信号、通过使用与编程验证电压相对应的编程电压，来对选择的存储单元进行编程。
-
Patent Agency Ranking
公开(公告)号：CN1933024A
公开(公告)日：2007-03-21
申请号：CN200510136886.3
申请日：2005-12-27
Applicant: 海力士半导体有限公司
CPC classification number: G11C16/10
Abstract: 一种用于操作封装的快闪存储器模块的方法，包括：向在封装的快闪存储器模块中排列的多个快闪存储器芯片的第一快闪存储器芯片施加第一编程或擦除命令和与第一命令相关联的第一地址；向在封装的快闪存储器模块中排列的多个快闪存储器芯片的第二快闪存储器芯片施加第二编程或擦除命令和与第二命令相关联的第二地址，第二命令在第一快闪存储器芯片完成第一命令之前被施加到第二快闪存储器芯片；以及确定是否第一快闪存储器芯片已经完成第一命令。如果确定第一快闪存储器芯片还没有完成第一命令，则查看是否第二快闪存储器芯片已经完成第二命令。如果确定第一快闪存储器芯片已经完成第一命令，则查看是否所完成的第一命令对应于第一快闪存储器芯片的最后页面。
-
公开(公告)号：CN1776820A
公开(公告)日：2006-05-24
申请号：CN200510081916.5
申请日：2005-07-06
Applicant: 海力士半导体有限公司
Inventor： 郑畯燮
IPC: G11C11/407 , G11C11/4096 , G11C7/00
CPC classification number: G11C7/1045 , G11C29/1201 , G11C29/48 , G11C29/785 , G11C29/846 , G11C2029/1804 , G11C2207/105
Abstract: 在此公开了一种能够改变数据输出模式的存储装置。根据本发明，在内部修改被输入到以8位输出模式设计的电路的地址，以便在16位输出模式下操作，并且在8位输出模式下执行测试操作。如此，可以在一个测试设备中测试两种输出模式的电路。因此，可以提高测试效率，并节约成本。
-
公开(公告)号：CN101533671B
公开(公告)日：2013-03-13
申请号：CN200810127539.8
申请日：2008-06-27
Applicant: 海力士半导体有限公司
IPC: G11C16/08
CPC classification number: G11C11/5628 , G11C11/5642 , G11C16/3418
Abstract: 本发明公开了一种非易失性存储装置及其操作方法。该非易失性存储装置包括：编码器，其被配置成以字线为单位设置随机数据，并通过对该随机数据和所输入的用于编程的第一数据进行逻辑运算来产生要编程到存储单元中的第二数据；以及数据转换电路，其被配置成具有解码器，该解码器用于通过对从存储单元中读取的第二数据和该随机数据进行逻辑运算来产生第一数据。
-
公开(公告)号：CN1776820B
公开(公告)日：2011-06-22
申请号：CN200510081916.5
申请日：2005-07-06
Applicant: 海力士半导体有限公司
Inventor： 郑畯燮
IPC: G11C11/407 , G11C11/4096 , G11C7/00
CPC classification number: G11C7/1045 , G11C29/1201 , G11C29/48 , G11C29/785 , G11C29/846 , G11C2029/1804 , G11C2207/105
Abstract: 在此公开了一种能够改变数据输出模式的存储装置。根据本发明，在内部修改被输入到以8位输出模式设计的电路的地址，以便在16位输出模式下操作，并且在8位输出模式下执行测试操作。如此，可以在一个测试设备中测试两种输出模式的电路。因此，可以提高测试效率，并节约成本。
-
公开(公告)号：CN101252020B
公开(公告)日：2011-05-11
申请号：CN200710145276.9
申请日：2007-08-17
Applicant: 海力士半导体有限公司
IPC: G11C16/26
CPC classification number: G11C16/28 , G06F11/1072 , G11C11/5642 , G11C29/00
Abstract: 一种包括MLC的存储器件的读取方法，包括下列步骤：根据第一读取命令执行数据读取操作；确定读取的数据的错误校正是否是可能的，如果作为确定的结果错误校正是困难的，则根据第二读取命令执行数据读取操作；根据第二读取命令确定读取的数据的错误校正是否可能；且如果作为确定的结果错误校正是困难的，则根据第N个(N≥3，N为整数)读取命令执行数据读取操作。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.021 seconds)
