-
公开(公告)号：CN112667534B
公开(公告)日：2023-10-20
申请号：CN202011626198.6
申请日：2020-12-31
Applicant: 海光信息技术股份有限公司
IPC: G06F13/16
Abstract: 本申请涉及一种缓冲存储装置、处理器及电子设备。缓冲存储装置中第一级替换模块在目标缓存组包括的N个缓存单元中存在满足目标服务质量要求，且无效的缓存单元时，从满足目标服务质量要求且无效的缓存单元中选取出一条目标缓存单元，第二级替换模块在目标缓存组包括的N个缓存单元中不存在满足目标服务质量要求，且无效的缓存单元时，从目标缓存组包括的N个缓存单元中，随机选取出一条中间待选缓存单元，并在中间待选缓存单元满足目标服务质量要求时，将中间待选缓存单元作为目标缓存单元，第三级替换模块在中间待选缓存单元不满足目标服务质量要求时，重新选取目标缓存单元。本申请实施例提供的缓冲存储装置能够提高缓冲存储装置的命中率。
-
公开(公告)号：CN112083957B
公开(公告)日：2023-10-20
申请号：CN202010991780.6
申请日：2020-09-18
Applicant: 海光信息技术股份有限公司
IPC: G06F9/30 , G06F12/0811 , G06F12/0842
Abstract: 本申请提供一种带宽控制设备、多线程控制器系统及访存带宽控制方法，带宽控制设备分别与LLC以及处理器核连接，处理器核支持多线程，处理器核与多级cache相通信；带宽控制设备用于获取LLC向下级存储单元发送的第一访存指令；带宽控制设备用于确定第一线程标识对应的第一处理优先级，并确定第一线程在预设时钟周期后发送访存指令的限制率；带宽控制设备用于向第一处理器核发送限制率，指示处理器核根据限制率，限制第一线程在预设时钟周期发送访存指令的数量。在处理器核的环节就实现了对低优先级的线程的访存带宽的限制，使得高优先级的线程生成访存指令在cache中可使用的缓存资源更多，兼顾对低优先级线程的带宽资源限制以及高优先级线程的顺畅运行。
-
公开(公告)号：CN112099974B
公开(公告)日：2023-09-08
申请号：CN202010992582.1
申请日：2020-09-18
Applicant: 海光信息技术股份有限公司
Abstract: 本申请提供一种多线程处理器系统及访存带宽控制方法，包括：多级高速缓存cache，多级cache包括最后一级高速缓存LLC；LLC配置有第一缺失访存队列以及第一监控单元，第一缺失访存队列用于存储缺失访存请求；第一监控单元用于检测第一缺失访存队列中每个线程生成的访存请求的占比；当存在一目标线程生成的访存请求的第一占比超过第一设定阈值时，第一监控单元用于根据第一占比，确定第一限制度；第一监控单元用于将第一限制度发送给LLC的上一级存储单元。通过先明确出需要被限制的目标线程，然后再在LLC的上一级存储单元对目标线程生成的访存请求进行限制，在降低线程间干扰的同时，避免了在高级别的cache中对访存带宽进行带宽管理常常出现的不精确的问题。
-
公开(公告)号：CN116126517A
公开(公告)日：2023-05-16
申请号：CN202211593341.5
申请日：2022-12-13
Applicant: 海光信息技术股份有限公司
IPC: G06F9/50 , G06F16/2455
Abstract: 本申请实施例提供一种访问请求处理方法、多核处理器系统、芯片及电子设备，所述方法应用于家代理，包括：检测返回一致性无效的发送频率；当其高于预设的频率阈值，针对处理器核的数据访问请求的目标地址获取目标数据；目标地址对应的目标缓存行的一致性状态记录在一致性目录的目标条目中；在数据访问请求的应答包中设置携带暂存状态的标识，反馈给处理器核；标识用于处理器核在非末级缓存中的目标缓存行装载目标数据，末级缓存为目标缓存行设置暂存状态，以使非末级缓存剔除目标缓存行时，目标缓存行不经过末级缓存直接写回到内存；获取目标缓存行的写回请求，将目标条目释放。本申请实施例所提供的技术方案，可提升多核处理器系统的性能。
-
公开(公告)号：CN116049031A
公开(公告)日：2023-05-02
申请号：CN202310187812.0
申请日：2023-02-28
Applicant: 海光信息技术股份有限公司
IPC: G06F12/06 , G06F12/0877
Abstract: 一种数据处理方法、装置、电子设备和存储介质。该数据处理方法包括：通过一致性维护模块维护由多个处理器使用的多个缓存中存储的数据存储信息对应的数据的一致性，其中，所述多个缓存被配置为存储数据存储信息，所述多个缓存中的第一缓存还被配置为存储一致性目录信息，所述一致性目录信息对应于所述数据存储信息所对应的数据中的至少部分数据；接收多个处理器中的第一处理器对于第一存储地址的访问请求；向一致性维护模块发送对应于第一存储地址的目录预取请求；由一致性维护模块处理目录预取请求，以用于将对应于第一存储地址的一致性目录信息缓存到第一缓存中。该数据处理方法能够降低处理器访问地址时的访问延时。
-
Patent Agency Ranking
公开(公告)号：CN112579480B
公开(公告)日：2022-12-09
申请号：CN202011446206.9
申请日：2020-12-09
Applicant: 海光信息技术股份有限公司
IPC: G06F12/0817
Abstract: 本公开提供一种存储管理方法、存储管理装置以及计算机系统，该存储管理装置包括存储通道组，每个存储通道组包括：至少两个存储通道；以及共享目录，其中，每个存储通道包括一致性主代理，共享目录被配置为存储多个并列的缓存中的缓存数据的缓存状态信息，可分别由每个存储通道的一致性主代理访问，一致性主代理被配置为根据接收的存储访问请求，访问共享目录，并根据共享目录存储的缓存状态信息对多个并列的缓存进行缓存一致性维护。该存储管理装置的多个存储通道共享一个目录，以进行缓存一致性维护，整个共享目录处于工作状态，即存储通道不会出现有目录闲置不工作的情况，从而使得存储管理装置和计算机系统的性能更好。
-
公开(公告)号：CN114217861A
公开(公告)日：2022-03-22
申请号：CN202111478651.8
申请日：2021-12-06
Applicant: 海光信息技术股份有限公司
Abstract: 一种数据处理方法及装置、电子装置和存储介质。该数据处理方法用于计算机系统，计算机系统包括分别用于多个处理器的多个私有缓存和共享缓存，数据处理方法包括：将共享缓存中预定被逐出的缓存块尝试预取到多个私有缓存中可以接受缓存块的目标私有缓存中。数据处理方法提高了私有缓存的命中率，提升了处理器性能。
-
公开(公告)号：CN112667534A
公开(公告)日：2021-04-16
申请号：CN202011626198.6
申请日：2020-12-31
Applicant: 海光信息技术股份有限公司
IPC: G06F13/16
Abstract: 本申请涉及一种缓冲存储装置、处理器及电子设备。缓冲存储装置中第一级替换模块在目标缓存组包括的N个缓存单元中存在满足目标服务质量要求，且无效的缓存单元时，从满足目标服务质量要求且无效的缓存单元中选取出一条目标缓存单元，第二级替换模块在目标缓存组包括的N个缓存单元中不存在满足目标服务质量要求，且无效的缓存单元时，从目标缓存组包括的N个缓存单元中，随机选取出一条中间待选缓存单元，并在中间待选缓存单元满足目标服务质量要求时，将中间待选缓存单元作为目标缓存单元，第三级替换模块在中间待选缓存单元不满足目标服务质量要求时，重新选取目标缓存单元。本申请实施例提供的缓冲存储装置能够提高缓冲存储装置的命中率。
-
公开(公告)号：CN112231243A
公开(公告)日：2021-01-15
申请号：CN202011184703.6
申请日：2020-10-29
Applicant: 海光信息技术股份有限公司
IPC: G06F12/0842 , G06F12/0862
Abstract: 本申请涉及一种数据处理方法、处理器及电子设备，属于计算机领域。该方法应用于处理器，处理器包括主代理、多个数据处理核和与多个数据处理核一一对应的多个缓存系统。方法包括主代理在接收到数据处理核发起的写操作时，获取访问过写操作中的目的地址的数据处理核的历史读记录；基于历史读记录预测将使用写操作对应的待写入数据的目标数据处理核；向目标数据处理核对应的缓存系统发起预取探测请求，预取探测请求中携带有预取数据地址；目标数据处理核对应的缓存系统响应预取探测请求，从预取数据地址处读取预取数据并进行存储。通过历史读记录预测将使用待写入数据的目标数据处理核，并通过探测通知其将待写入数据提前写入，从而减少访问延迟。
-
公开(公告)号：CN115834503A
公开(公告)日：2023-03-21
申请号：CN202211335760.9
申请日：2022-10-28
Applicant: 海光信息技术股份有限公司
Abstract: 本发明实施例提供了一种数据传输方法、装置及计算机架构，所述方法包括：发送访问请求；获取从设备基于所述访问请求所发送的响应数据；判断数据缓存中是否具有空闲空间存储所述响应数据；若否，丢弃所述响应数据，并向发出所述响应数据的从设备发送重传信息，以使所述从设备重新发送所述响应数据。所述方法能够降低NOC技术对硬件资源的要求。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.039 seconds)
