-
公开(公告)号：CN114519318B
公开(公告)日：2024-04-09
申请号：CN202210138128.9
申请日：2022-02-15
Applicant: 海光信息技术股份有限公司
IPC: G06F30/3315 , G06F30/337 , G06F15/78 , G06F1/08 , G06F115/02
Abstract: 本申请实施例提供一种NOC设计方法、装置、相关器件和设备，其中方法包括：从NOC的功能单元之间的连接中，确定时序违例的至少一条目标连接；从中继单元初始的工作时钟频率开始，迭代的对中继单元的工作时钟频率进行至少一次分频处理，直至所述至少一条目标连接在中继单元的当前工作时钟频率对应的传输延时改善情况达到预设条件；将所述当前工作时钟频率设计为中继单元的基准工作时钟频率。本申请实施例能够将中继单元的工作时钟与NOC的工作时钟相独立，为中继单元合理、准确的设计工作时钟频率，从而减少冗余的中继单元、降低NOC的传输延时。进一步的，本申请实施例还可在NOC内引入信号跨时钟域处理逻辑，以保障信号在中继单元和NOC的时序正确性。
-
-
Patent Agency Ranking
公开(公告)号：CN116031260A
公开(公告)日：2023-04-28
申请号：CN202211582449.4
申请日：2022-12-09
Applicant: 海光信息技术股份有限公司
IPC: H01L27/092 , H01L23/60 , H01L23/64 , H01L21/8238
Abstract: 本发明实施例公开的半导体结构、半导体结构的制造方法及芯片，涉及半导体技术领域，便于高效、低成本解决天线效应违例的问题。所述半导体结构，包括：半导体衬底；第一MOS管，生长于所述有源区中，包括：源极、漏极及栅极，所述源极和漏极之间设有隔离层，所述隔离层为所述场区的一部分，所述栅极位于所述隔离层的上方，所述源极、漏极及隔离层形成MOM电容；所述源极和漏极分别连接至半导体衬底上，所述栅极连接至上方的电源网络上；物理单元，生长于所述有源区中，且与所述第一MOS管隔离设置，所述物理单元的一端与所述电源网络连接，所述物理单元的另一端连接至所述半导体衬底。本发明适用于芯片设计及制造场景中。
-
公开(公告)号：CN112257376B
公开(公告)日：2023-01-31
申请号：CN202011169157.9
申请日：2020-10-28
Applicant: 海光信息技术股份有限公司
IPC: G06F30/392
Abstract: 一种馈通路径的规划方法及装置、电子设备、存储介质。该馈通路径的规划方法包括：获取待规划馈通；根据所述多个模块的布局形状、所述多个模块的布局位置，确定所述第一模块和所述第二模块之间的至少一条待计算馈通路径；获取与所述至少一条待计算馈通路径分别对应的评估参数；基于所述评估参数，从所述至少一条待计算馈通路径选择所述待规划馈通的馈通路径。该馈通路径的规划方法根据待计算馈通路径所经过的模块的内部绕线资源冗余量评估该待计算馈通路径，控制馈通路径规划时选择内部绕线资源丰富的模块，达到减少集成电路顶层绕线资源的目的。
-
公开(公告)号：CN112257376A
公开(公告)日：2021-01-22
申请号：CN202011169157.9
申请日：2020-10-28
Applicant: 海光信息技术股份有限公司
IPC: G06F30/392
Abstract: 一种馈通路径的规划方法及装置、电子设备、存储介质。该馈通路径的规划方法包括：获取待规划馈通；根据所述多个模块的布局形状、所述多个模块的布局位置，确定所述第一模块和所述第二模块之间的至少一条待计算馈通路径；获取与所述至少一条待计算馈通路径分别对应的评估参数；基于所述评估参数，从所述至少一条待计算馈通路径选择所述待规划馈通的馈通路径。该馈通路径的规划方法根据待计算馈通路径所经过的模块的内部绕线资源冗余量评估该待计算馈通路径，控制馈通路径规划时选择内部绕线资源丰富的模块，达到减少集成电路顶层绕线资源的目的。
-
公开(公告)号：CN114519318A
公开(公告)日：2022-05-20
申请号：CN202210138128.9
申请日：2022-02-15
Applicant: 海光信息技术股份有限公司
IPC: G06F30/3315 , G06F30/337 , G06F15/78 , G06F1/08 , G06F115/02
Abstract: 本申请实施例提供一种NOC设计方法、装置、相关器件和设备，其中方法包括：从NOC的功能单元之间的连接中，确定时序违例的至少一条目标连接；从中继单元初始的工作时钟频率开始，迭代的对中继单元的工作时钟频率进行至少一次分频处理，直至所述至少一条目标连接在中继单元的当前工作时钟频率对应的传输延时改善情况达到预设条件；将所述当前工作时钟频率设计为中继单元的基准工作时钟频率。本申请实施例能够将中继单元的工作时钟与NOC的工作时钟相独立，为中继单元合理、准确的设计工作时钟频率，从而减少冗余的中继单元、降低NOC的传输延时。进一步的，本申请实施例还可在NOC内引入信号跨时钟域处理逻辑，以保障信号在中继单元和NOC的时序正确性。
-
公开(公告)号：CN113867681A
公开(公告)日：2021-12-31
申请号：CN202111164167.8
申请日：2021-09-30
Applicant: 海光信息技术股份有限公司
Abstract: 一种数据处理方法及装置、数据处理设备和存储介质。该数据处理方法用于先进先出(FIFO)缓存器，FIFO缓存器包括依序排列的多个存储段，写时钟信号与参考时钟信号同相且在一个参考周期内对应X个写时钟周期，读时钟信号与参考时钟信号同相且在一个参考周期内对应Y个读时钟周期，X和Y为正整数。该数据处理方法包括：响应于X大于Y，在X个写时钟周期中，选择多个写中止周期，在多个写中止周期期间，使得FIFO缓存器的写指针保持不变；响应于X小于Y，在Y个读时钟周期中，选择多个读中止周期，在多个读中止周期期间，使得FIFO缓存器的读指针保持不变。该数据处理方法有效地降低异步FIFO缓存器的传输延时，减少异步FIFO缓存器需要的缓存资源，节约成本。
-
-
-
-
-
-
Search Results
7
records
(took 0.024 seconds)
