公开(公告)号：CN111858205A

公开(公告)日：2020-10-30

申请号：CN202010614657.2

申请日：2020-06-30

Applicant: 浪潮(北京)电子信息产业有限公司

Inventor： 刘凯 ,  李拓 ,  童元满

IPC: G06F11/22 ,  G06F15/78 ,  G06F1/06

Abstract: 本申请公开了一种芯片调试方法，应用于设置了主时钟以及调试时钟的芯片中，包括：在接收到主时钟运行指令之后，基于主时钟运行芯片，且基于主时钟监控芯片的即时运行数据并存储至预设的存储区域中；在主时钟停止之后，基于调试时钟将当前监控到的芯片的即时运行数据存储至存储区域中；在接收到数据导出指令时，基于调试时钟将存储区域中的数据进行导出以进行芯片调试。应用本申请的方案，通过双时钟有效地获取到芯片的即时运行数据，实现芯片调试。本申请还提供了一种芯片调试系统，具有相应技术效果。

公开(公告)号：CN111858205B

公开(公告)日：2022-07-08

申请号：CN202010614657.2

申请日：2020-06-30

Applicant: 浪潮(北京)电子信息产业有限公司

Inventor： 刘凯 ,  李拓 ,  童元满

IPC: G06F11/22 ,  G06F15/78 ,  G06F1/06

Abstract: 本申请公开了一种芯片调试方法，应用于设置了主时钟以及调试时钟的芯片中，包括：在接收到主时钟运行指令之后，基于主时钟运行芯片，且基于主时钟监控芯片的即时运行数据并存储至预设的存储区域中；在主时钟停止之后，基于调试时钟将当前监控到的芯片的即时运行数据存储至存储区域中；在接收到数据导出指令时，基于调试时钟将存储区域中的数据进行导出以进行芯片调试。应用本申请的方案，通过双时钟有效地获取到芯片的即时运行数据，实现芯片调试。本申请还提供了一种芯片调试系统，具有相应技术效果。

公开(公告)号：CN104133751A

公开(公告)日：2014-11-05

申请号：CN201410384386.0

申请日：2014-08-06

Applicant: 浪潮(北京)电子信息产业有限公司

Inventor： 徐强 ,  刘凯

IPC: G06F11/26

Abstract: 本发明公开了一种芯片，包括：寄存器代理模块、调试接口模块和多个底层模块；底层模块，用于如检测到本底层模块工作异常，则产生对应的错误指示信号，向寄存器代理模块发送错误通知；寄存器代理模块，用于如接收到底层模块发送的错误通知，则记录错误信息，向上位机发送错误报告；如接收到上位机发送的寄存器访问指令，则对相应寄存器进行读取操作，向上位机返回读取结果；调试接口模块，用于连接所述芯片和上位机，在所述寄存器代理模块和所述上位机之间转发信息。本发明能够在对芯片进行调试的过程中快速、精确定位bug位置，提高调试效率，实现对芯片运行状态的实时监控。本发明还公开了一种对芯片进行调试的方法。

公开(公告)号：CN109002329A

公开(公告)日：2018-12-14

申请号：CN201810804811.5

申请日：2018-07-20

Applicant: 浪潮(北京)电子信息产业有限公司

Inventor： 刘凯

IPC: G06F9/4401 ,  H04L12/02

Abstract: 本发明公开了一种基于FPGA的网卡，其中，连接端口、FPGA主芯片和网络端口均设置于电路板，FPGA主芯片均与连接端口和网络端口连接，FPGA主芯片通过连接端口与主机连接，主机存储有与FPGA主芯片对应的驱动程序。由于FPGA主芯片自身的可编程性，能够满足对主机的网络报文进行自定义处理的要求，避免了现有技术中采用ASIC芯片时，不能对网络报文进行自定义处理而引起的网卡局限性大的问题。此外，本发明还公开了一种主机，主机中的存储器存储有与FPGA主芯片对应的驱动程序，因此，当FPGA主芯片与主机连接时，存储器内的驱动程序能驱动本发明公开的基于FPGA的网卡工作，从而达到减小网卡的局限性的技术效果。