一种工业物联网中的缓冲内存管理设计与实现方法

    公开(公告)号:CN109710547A

    公开(公告)日:2019-05-03

    申请号:CN201811652956.4

    申请日:2018-12-29

    Abstract: 本发明公开了一种工业物联网中的缓冲内存管理设计与实现方法,包括以下步骤:采用FPGA作为主控制器完成对SDRAM初始化和主状态机的设计;将SDRAM内存分成索引区和数据区两个部分,为了方便内存管理,进一步将SDRAM数据区分成1KB大小相同的内存块;在内存管理部分完成数据处理模块、读写索引模块、读写数据模块、地址控制模块的设计。本发明解决了工业高速通信发生流量堵塞缓存时,从SDRAM中读取多条数据帧造成的数据错乱等不可靠问题,提高了通信系统的稳定性。

    一种基于FPGA的EtherCAT主从站设计与实现方法

    公开(公告)号:CN110177013A

    公开(公告)日:2019-08-27

    申请号:CN201910406696.0

    申请日:2019-05-16

    Abstract: 本发明公开了一种基于FPGA的EtherCAT主从站设计与实现方法,包括以下步骤:在不使用国外专用控制器和商业化主站的前提下,提出采用FPGA作为控制器来实现EtherCAT主从站的方案。在初始化阶段,提出一种EtherCAT主从站初始化设计方案来检测主从站拓扑结构和从站数目,并且完成参数设置和获取等功能。在数据帧发送接收阶段,主站发送一个含有多个子报文的数据帧给从站设备后,从站需要快速、高效、准确的取出对应的子报文并将要发送的数据写入数据帧中,继续转发给下一个从站。最后一个EtherCAT从站发回经过处理之后的数据帧,通信结束。本发明为不同工业应用场合搭建EtherCAT主从站提供了参考依据。

    面向实时Wi-Fi网络的时钟漂移补偿方法

    公开(公告)号:CN108521314A

    公开(公告)日:2018-09-11

    申请号:CN201810236128.6

    申请日:2018-03-21

    CPC classification number: H04J3/0667

    Abstract: 本发明公开了一种面向实时Wi-Fi网络的时钟漂移补偿方法,属于工业无线控制网络时钟同步技术领域,包括以下步骤:设计无线网卡驱动模块,该驱动模块包含信道接入控制模块、链路调度模块、同步模块、定时器和消息队列;在Wi-Fi网络下,由AP周期性地广播携带有TSF时间值的Beacon帧到Station,Station存储一对时间信息,分别是AP的TSF时间值和Station记录Beacon帧到达的时间值,利用TSF同步算法对该对时间信息进行预处理,进行时钟偏移补偿;时钟漂移补偿,主要分为两步:第一步,计算时钟漂移量,第二步,预测时钟漂移量及补偿;本发明方法可实现实时Wi-Fi网络的主从时钟同步,同时考虑两次时钟调节的时间间隔内,从时钟产生时钟漂移的问题,可以有效提高同步精度。

Patent Agency Ranking