-
公开(公告)号:CN203675093U
公开(公告)日:2014-06-25
申请号:CN201420010075.3
申请日:2014-01-07
Applicant: 浙江大学城市学院
IPC: H03K19/21
Abstract: 本实用新型公开了一种基于浮栅技术的动态异或门设计,包括互补与运算输出电路和互补异或运算输出电路;所述互补与运算输出电路产生互补的输出信号x·y和所述互补异或运算输出电路产生互补的输出信号和同时信号作为所述互补异或运算输出电路的一个输入信号。本实用新型的有益效果是:电路利用了浮栅MOS管所具有的阈值易于控制这一自然属性,极大的减少了电路中普通MOS管和互联线的运用,简化了电路结构,减小了功耗;通过逻辑化简,运用与运算输出作为一个控制端来控制互补异或运算输出电路,增加了整个电路的关联度,简化了电路。同时动态技术的运用,进一步灵活的控制了电路的工作过程和状态,降低了电路功耗。
-
公开(公告)号:CN206237375U
公开(公告)日:2017-06-09
申请号:CN201621370662.9
申请日:2016-12-14
Applicant: 浙江大学城市学院
IPC: H03K3/012 , H03K3/3562
Abstract: 本实用新型公开一种基于浮栅MOS管的差分型主从JK触发器,包括输入控制结构、差分结构的主触发器和差分结构的从触发器。本实用新型的有益效果是:电路利用了浮栅MOS管所具有的阈值易于控制这一自然属性,无需增加特别的电路,仅需通过在n型浮栅MOS管中增加一个输入端就可以方便的控制电路的开关。差分结构的触发器由于具有互补输出、低功耗、简单的结构等优点,而运用n型浮栅MOS管下拉网络代替了传统的差分型触发器中的nMOS逻辑电路,简化了下拉网络结构,从而进一步减小了电路的功耗。
-
公开(公告)号:CN203675067U
公开(公告)日:2014-06-25
申请号:CN201420009948.9
申请日:2014-01-07
Applicant: 浙江大学城市学院
IPC: H03K3/3562
Abstract: 本实用新型公开了一种基于神经元MOS管的差分型单边沿D触发器,包括差分结构的主触发器和差分结构的从触发器;所述主触发器由构成差分结构的两个PMOS管m3和m4,两个三输入n型浮栅MOS管m1和m2构成;所述从触发器由构成差分结构的两个PMOS管m7和m8、两个三输入n型浮栅MOS管m5和m6、两个反相器INV1和INV2构成。本实用新型的有益效果是:通过在n型浮栅MOS管中增加一个输入端就可以方便的控制电路的开关。差分结构的触发器由于具有互补输出、低功耗、简单的结构等优点。运用n型浮栅MOS管下拉网络代替了传统差分型触发器中的nMOS逻辑电路,简化了下拉网络结构,从而进一步减小了电路的功耗。通过浮栅MOS管的运用,触发器中的置位端和复位端可以很方便的实现。
-
公开(公告)号:CN206237376U
公开(公告)日:2017-06-09
申请号:CN201621371111.4
申请日:2016-12-14
Applicant: 浙江大学城市学院
Abstract: 本实用新型公开一种于浮栅MOS管的差分型单边沿T触发器,包括输入控制结构、差分结构的主触发器和差分结构的从触发器。本实用新型的有益效果是:输入控制结构由简单的组合逻辑电路组成。电路利用了浮栅MOS管所具有的阈值易于控制这一自然属性,无需增加特别的电路,仅需通过在n型浮栅MOS管中增加一个输入端就可以方便的控制电路的开关。差分结构的触发器由于具有互补输出、低功耗、简单的结构等优点,而运用n型浮栅MOS管下拉网络代替了传统的差分型触发器中的nMOS逻辑电路,简化了下拉网络结构,从而进一步减小了电路的功耗。
-
-
-