-
公开(公告)号：CN103716039B
公开(公告)日：2016-05-18
申请号：CN201310649021.1
申请日：2013-12-04
Applicant: 浙江大学城市学院
IPC: H03K19/20
Abstract: 本发明公开了一种基于浮栅MOS管的增强型动态全加器设计，包括互补进位输出电路和互补本位和电路；所述互补进位输出电路产生互补的进位输出信号c+和，所述互补本位和电路产生互补的本位和信号s和，同时信号作为所述互补本位和电路的一个输入信号；所述互补进位输出电路包含：时钟动态控制电路，包括pMOS管m3和m7，nMOS管m6和m4；两个稳压箝位电路，包括pMOS管m2和普通反相器INV1，pMOS管m8和普通反相器INV2；输入控制电路，包括三输入浮栅nMOS管m1和普通nMOS管m5；所述互补本位和电路包含：时钟动态控制电路；两个稳压箝位电路。本发明的有益效果是：简化了电路结构，减小了功耗。
-
公开(公告)号：CN102638248B
公开(公告)日：2014-11-19
申请号：CN201210142541.9
申请日：2012-05-09
Applicant: 浙江大学城市学院
IPC: H03K3/3565
Abstract: 本发明公开了一种基于神经元MOS管的电压型四值施密特触发器电路，包括具有回差特性的阈0.5反相运算和阈0.5运算电路部分11，具有回差特性的阈1.5反相运算和阈1.5运算电路部分12，具有回差特性的阈2.5反相运算和阈2.5运算电路部分13，四值信号传输控制电路部分14。本发明完全基于标准的双层多晶硅CMOS工艺，并且四值施密特电路中的三个回差电压值可以通过改变电容耦合系数比来调整。采用具有独立浮栅结构的互补神经元MOS管方案，保证了电路具有低功耗和高噪声容限的特点。此外，由于采用神经元MOS管设计的阈运算及其反相电路容易实现对阈值的控制，这使得所提出的四值施密特电路具有简单的结构。
-
公开(公告)号：CN103701435B
公开(公告)日：2016-01-20
申请号：CN201310697210.6
申请日：2013-12-17
Applicant: 浙江大学城市学院
IPC: H03K3/356
Abstract: 本发明公开了一种采用浮栅MOS管的脉冲D型触发器，包括：对时钟信号进行反相延迟的反相器链，它由三个反相器级联构成；两个差动配置的下拉多输入浮栅MOS管，这两个多输入浮栅MOS管的开关状态受时钟信号、该时钟信号的延迟反相信号、数据输入信号及其反相信号的控制，使得数据信号及其反相信号能在时钟信号边沿后的一个很窄的脉冲宽度内被采样；一对交叉耦合的pMOS管，用于锁存差分输出信号；两个输出反相器，用于对两个互补输出端信号进行缓冲。本发明的有益效果是：在结构上更为简单，采用的管子数目较少，速度和功耗更优。并且由于减少了传统下拉MOS管级联网络中串接的管子数，使得本发明可工作于较低的电源电压。
-
公开(公告)号：CN103716014B
公开(公告)日：2016-04-06
申请号：CN201310648953.4
申请日：2013-12-04
Applicant: 浙江大学城市学院
Abstract: 本发明公开了一种基于神经元MOS管的差分型双边沿触发器设计，包括差分结构的主触发器1、主触发器2和一个差分结构的从触发器；所述主触发器1由构成差分结构的PMOS管m3和PMOS管m4，三输入n型浮栅MOS管m1和三输入n型浮栅MOS管m2构成；所述主触发器2由构成差分结构的PMOS管m7和PMOS管m8，三输入n型浮栅MOS管m5和三输入n型浮栅MOS管m6构成；所述从触发器由构成差分结构的PMOS管m9和PMOS管m10，三输入n型浮栅MOS管m11，三输入n型浮栅MOS管m12，三输入n型浮栅MOS管m13和三输入n型浮栅MOS管m14，反相器INV1和反相器INV2构成。本发明的有益效果是：具有互补输出、低功耗、简单的结构等优点，简化了下拉网络结构，从而进一步减小了电路的功耗。
-
公开(公告)号：CN103716014A
公开(公告)日：2014-04-09
申请号：CN201310648953.4
申请日：2013-12-04
Applicant: 浙江大学城市学院
Abstract: 本发明公开了一种基于神经元MOS管的差分型双边沿触发器设计，包括差分结构的主触发器1、主触发器2和一个差分结构的从触发器；所述主触发器1由构成差分结构的PMOS管m3和PMOS管m4，三输入n型浮栅MOS管m1和三输入n型浮栅MOS管m2构成；所述主触发器2由构成差分结构的PMOS管m7和PMOS管m8，三输入n型浮栅MOS管m5和三输入n型浮栅MOS管m6构成；所述从触发器由构成差分结构的PMOS管m9和PMOS管m10，三输入n型浮栅MOS管m11，三输入n型浮栅MOS管m12，三输入n型浮栅MOS管m13和三输入n型浮栅MOS管m14，反相器INV1和反相器INV2构成。本发明的有益效果是：具有互补输出、低功耗、简单的结构等优点，简化了下拉网络结构，从而进一步减小了电路的功耗。
-
Patent Agency Ranking
公开(公告)号：CN103701435A
公开(公告)日：2014-04-02
申请号：CN201310697210.6
申请日：2013-12-17
Applicant: 浙江大学城市学院
IPC: H03K3/356
Abstract: 本发明公开了一种采用浮栅MOS管的脉冲D型触发器，包括：对时钟信号进行反相延迟的反相器链，它由三个反相器级联构成；两个差动配置的下拉多输入浮栅MOS管，这两个多输入浮栅MOS管的开关状态受时钟信号、该时钟信号的延迟反相信号、数据输入信号及其反相信号的控制，使得数据信号及其反相信号能在时钟信号边沿后的一个很窄的脉冲宽度内被采样；一对交叉耦合的pMOS管，用于锁存差分输出信号；两个输出反相器，用于对两个互补输出端信号进行缓冲。本发明的有益效果是：在结构上更为简单，采用的管子数目较少，速度和功耗更优。并且由于减少了传统下拉MOS管级联网络中串接的管子数，使得本发明可工作于较低的电源电压。
-
公开(公告)号：CN102638248A
公开(公告)日：2012-08-15
申请号：CN201210142541.9
申请日：2012-05-09
Applicant: 浙江大学城市学院
IPC: H03K3/3565
Abstract: 本发明公开了一种基于神经元MOS管的电压型四值施密特触发器电路，包括具有回差特性的阈0.5反相运算和阈0.5运算电路部分11，具有回差特性的阈1.5反相运算和阈1.5运算电路部分12，具有回差特性的阈2.5反相运算和阈2.5运算电路部分13，四值信号传输控制电路部分14。本发明完全基于标准的双层多晶硅CMOS工艺，并且四值施密特电路中的三个回差电压值可以通过改变电容耦合系数比来调整。采用具有独立浮栅结构的互补神经元MOS管方案，保证了电路具有低功耗和高噪声容限的特点。此外,由于采用神经元MOS管设计的阈运算及其反相电路容易实现对阈值的控制，这使得所提出的四值施密特电路具有简单的结构。
-
公开(公告)号：CN103716039A
公开(公告)日：2014-04-09
申请号：CN201310649021.1
申请日：2013-12-04
Applicant: 浙江大学城市学院
IPC: H03K19/20
Abstract: 本发明公开了一种基于浮栅MOS管的增强型动态全加器设计，包括互补进位输出电路和互补本位和电路；所述互补进位输出电路产生互补的进位输出信号c+和所述互补本位和电路产生互补的本位和信号s和同时信号作为所述互补本位和电路的一个输入信号；所述互补进位输出电路包含：时钟动态控制电路，包括pMOS管m3和m7，nMOS管m6和m4；两个稳压箝位电路，包括pMOS管m2和普通反相器INV1，pMOS管m8和普通反相器INV2；输入控制电路，包括三输入浮栅nMOS管m1和普通nMOS管m5；所述互补本位和电路包含：时钟动态控制电路；两个稳压箝位电路。本发明的有益效果是：简化了电路结构，减小了功耗。
-
公开(公告)号：CN207603955U
公开(公告)日：2018-07-10
申请号：CN201721800361.X
申请日：2017-12-21
Applicant: 浙江大学城市学院
IPC: H05B33/08
Abstract: 本实用新型涉及一种新型小区LED路灯控制器，包括AT89C52单片机、单片机时钟与复位电路、光敏感应模块电路、红外感应模块电路、LED灯驱动与故障报警电路、按键模块和显示模块；所述AT89C52单片机采用外接5V电平作为VCC电源，光敏感应模块电路与红外感应模块电路的输出信号分别接入单片机的P15端口和P16端口，故障反馈信号输入单片机的P17端口，时钟电路接入单片机的X1、X2端口，复位电路连接单片机的RESET端口，输出信号至单片机的P21端口驱动LED灯电路或至单片机的P20端口驱动报警电路。本实用新型的有益效果是：本实用新型结构简单、安装方便、使用寿命长、安全节电，是一种智能化、节约型的照明控制系统。
-
公开(公告)号：CN203675066U
公开(公告)日：2014-06-25
申请号：CN201320835928.2
申请日：2013-12-17
Applicant: 浙江大学城市学院
IPC: H03K3/356
Abstract: 本实用新型公开了一种采用浮栅MOS管的脉冲D型触发器，包括：对时钟信号进行反相延迟的反相器链，它由三个反相器级联构成；两个差动配置的下拉多输入浮栅MOS管，这两个多输入浮栅MOS管的开关状态受时钟信号、该时钟信号的延迟反相信号、数据输入信号及其反相信号的控制，使得数据信号及其反相信号能在时钟信号边沿后的一个很窄的脉冲宽度内被采样；一对交叉耦合的pMOS管，用于锁存差分输出信号；两个输出反相器，用于对两个互补输出端信号进行缓冲。本实用新型的有益效果是：在结构上更为简单，采用的管子数目较少，速度和功耗更优。并且由于减少了传统下拉MOS管级联网络中串接的管子数，使得本实用新型可工作于较低的电源电压。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.024 seconds)
