-
公开(公告)号：CN119232132A
公开(公告)日：2024-12-31
申请号：CN202411322782.0
申请日：2024-09-23
Applicant: 浙江大学
IPC: H03K19/0175 , H03K19/003 , H03K19/20
Abstract: 本发明涉及模拟电路技术领域，且公开了基于改进等电势法的阵列电阻耦合串扰抑制电路，包括阵列电阻、行多路选择开关、列多路选择开关、驱动运算放大器、偏置运算放大器、读出运算放大器、反馈电阻RF、反馈电容CF、驱动电压V_DRIVE、偏置电压V_REF，所述行多路选择开关为每一行都为三个开关的开关组合，所述列多路选择开关为每一列都为三个开关的开关组合，本发明通过改进现有等电势电路中的电路连接方式以及信号读取方案显著地消除了由于行列选通开关的导通电阻、集成运放的输入失调电压和有限开环增益造成的耦合串扰，提升了系统的准确性。
Search Results
1
records
(took 0.016 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
