公开(公告)号：CN116781084A

公开(公告)日：2023-09-19

申请号：CN202310564118.6

申请日：2023-05-18

Applicant: 浙江大学 ,  圣邦微电子(北京)股份有限公司

Inventor： 李渠 ,  谭磊 ,  韩雁 ,  陈昌彦 ,  程志渊

IPC: H03M1/46 ,  H03M1/12

Abstract: 本发明公开了一种多通道SAR ADC的电容阵列，包括K个最高位电容、N‑1个低位电容、采样保持电路、控制开关和比较器，各个通道均使用等同于DAC电容阵列最高位的权电容为跟踪保持电容，在实现各通道同步采样的同时减少了电容的总容值，从而减小了版图面积。工作时，先进入同步采样阶段和保持阶段，再把其中一个通道的跟踪保持电容与比较器相连接，经过开关控制进行电荷的重分配，完成一个通道上输入信号的模数转换；对于多个通道，把相应通道上的跟踪保持电容接入比较器并经历上述转换过程后，即可得到此通道的模数转换结果。本发明适用于多通道同步采样的SAR ADC设计，可以较大程度上减小电容面积。

公开(公告)号：CN116776808A

公开(公告)日：2023-09-19

申请号：CN202310563828.7

申请日：2023-05-18

Applicant: 浙江大学

Inventor： 李渠 ,  韩雁 ,  程志渊

IPC: G06F30/392 ,  G06F30/394 ,  G06F30/398

Abstract: 本发明公开了一种减小SAR ADC电容失配的版图设计方法，包括以下步骤：根据电容阵列结构确定每一位电容所包含的单位电容个数，对电容阵列布局和走线，提取寄生电容并进行数据分析，根据数据分析的结果决定所设计的版图是否符合要求。该设计方法通过对寄生电容之间的关系进行数据化处理，能够直观地显示寄生电容对失配影响的大小，从而为版图的改善指明方向。与传统增大单位电容尺寸的方法相比，本发明设计得到的版图能够在不增加电容阵列面积的前提下，提高电容的匹配性，进而减小寄生电容对SAR ADC结果的影响，提高ADC系统的动态性能。