-
公开(公告)号：CN107907811B
公开(公告)日：2019-06-11
申请号：CN201710887326.4
申请日：2017-09-27
Applicant: 浙江大学
Abstract: 一种用于提取双栅砷化镓pHEMT器件寄生电容的开路结构测试方法，包括步骤一：设计开路测试结构，并建立开路测试结构等效电路；开路测试结构包括将双栅砷化镓pHEMT器件端口引出的互联线(Interconnect)和与探针接触来施加偏压的焊盘(PAD)；步骤二：测量开路测试结构的三端口S参数；其中开路测试结构的S参数(散射参数)利用矢量网络分析仪测量。测量时，采用矢量网络分析仪在在器件的工作频段范围内测量开路结构的三端口S参数。步骤三：将步骤一中测量得到的S参数转换为Y参数，通过Y参数计算得到寄生电容的值。其中，三端口S参数转换为Y参数通过Matlab中s2y函数进行，Y参数表示方法利用开路测试结构的等效电路得到。
-
-
Patent Agency Ranking
-
公开(公告)号：CN110474634A
公开(公告)日：2019-11-19
申请号：CN201910813081.X
申请日：2019-08-30
Applicant: 浙江大学
Abstract: 本发明公开了一种避免周跳的快速锁定锁相环电路，属于集成电路技术领域，该快速锁定锁相环电路包括：鉴频鉴相器、电荷泵、中间级电路、环路滤波器、压控振荡器、分频器。所述鉴频鉴相器、电荷泵、中间级电路、环路滤波器以及压控振荡器依次连接；所述压控振荡器的输出OUT连接分频器的输入IN端，所述分频器的输出OUT端与鉴频鉴相器的输入IN端连接，形成反馈通路。本发明通过调整VCO的初始输出频率，从而避免当环路启动时VCO的输出时钟频率与期望频率之间，即参考时钟频率与反馈时钟频率之间过于接近，使得环路发生周跳时，锁定时间大幅度延长。
-
公开(公告)号：CN108629104A
公开(公告)日：2018-10-09
申请号：CN201810394637.1
申请日：2018-04-27
Applicant: 浙江大学
IPC: G06F17/50
Abstract: 本发明公开了一种砷化镓共源共栅赝配高电子迁移率晶体管小信号等效电路模型，包括各个电极端口的寄生部分和本征部分，所述各个电极端口的寄生部分由栅极寄生部分、漏极寄生部分、源极寄生部分和栅漏极间寄生部分组成，所述本征部分由M1栅源极间本征单元、M1栅漏极间本征单元、M1漏源极间本征单元和M2等效本征单元组成；该小信号等效电路模型可以简化测试步骤，提高仿真同测试结果的拟合精度。
-
公开(公告)号：CN110474634B
公开(公告)日：2020-08-11
申请号：CN201910813081.X
申请日：2019-08-30
Applicant: 浙江大学
Abstract: 本发明公开了一种避免周跳的快速锁定锁相环电路，属于集成电路技术领域，该快速锁定锁相环电路包括：鉴频鉴相器、电荷泵、中间级电路、环路滤波器、压控振荡器、分频器。所述鉴频鉴相器、电荷泵、中间级电路、环路滤波器以及压控振荡器依次连接；所述压控振荡器的输出OUT连接分频器的输入IN端，所述分频器的输出OUT端与鉴频鉴相器的输入IN端连接，形成反馈通路。本发明通过调整VCO的初始输出频率，从而避免当环路启动时VCO的输出时钟频率与期望频率之间，即参考时钟频率与反馈时钟频率之间过于接近，使得环路发生周跳时，锁定时间大幅度延长。
-
公开(公告)号：CN107907811A
公开(公告)日：2018-04-13
申请号：CN201710887326.4
申请日：2017-09-27
Applicant: 浙江大学
CPC classification number: G01R31/2637 , G01R27/2605
Abstract: 一种用于提取双栅砷化镓pHEMT器件寄生电容的开路结构测试方法，包括步骤一：设计开路测试结构，并建立开路测试结构等效电路；开路测试结构包括将双栅砷化镓pHEMT器件端口引出的互联线(Interconnect)和与探针接触来施加偏压的焊盘(PAD)；步骤二：测量开路测试结构的三端口S参数；其中开路测试结构的S参数(散射参数)利用矢量网络分析仪测量。测量时，采用矢量网络分析仪在器件的工作频段范围内测量开路结构的三端口S参数。步骤三：将步骤一中测量得到的S参数转换为Y参数，通过Y参数计算得到寄生电容的值。其中，三端口S参数转换为Y参数通过Matlab中s2y函数进行，Y参数表示方法利用开路测试结构的等效电路得到。
-
-
-
-
-
-
Search Results
7
records
(took 0.015 seconds)
