-
公开(公告)号：CN116798479A
公开(公告)日：2023-09-22
申请号：CN202310757943.8
申请日：2023-06-25
Applicant: 浙江大学
Abstract: 本发明涉及一种基于RRAM的TCAM搜索阵列及其内核单元制造方法，该阵列包括内核单元阵列、多条功能线SL、多条字线WL和多条匹配线ML，内核单元阵列具有多个内核单元，各内核单元上下分别连接一条WL线，各内核单元包括NMOS晶体管、第一忆阻器、PMOS晶体管和第二忆阻器，NMOS晶体管与第一忆阻器串联，PMOS晶体管与第二忆阻器串联，NMOS晶体管的源极通过第一忆阻器连接PMOS晶体管的漏极；同一列的内核单元共用一条功能性SL，同一行的内核单元共用同一条字线WL，匹配线ML通过外部电阻接地，实现了功耗低、结构简单且具有更高集成度和兼容性。
-
公开(公告)号：CN115472741A
公开(公告)日：2022-12-13
申请号：CN202211295383.0
申请日：2022-10-21
Applicant: 浙江大学杭州国际科创中心
Abstract: 本发明涉及半导体技术领域，特别涉及一种具有dropout功能的忆阻器件、忆阻器件阵列及制造方法。本发明的具有dropout功能的忆阻器件包括逐层依次设置的第一电极、铁电材料层、二维石墨烯材料层、易失性器件电介质层和银电极所形成的垂直异质结构，其中二维石墨烯材料层充当银离子的阻挡层，在二维石墨烯材料层的帮助下，本发明实施例的忆阻器件实现易失性和非易失性动态行为的结合。易失性的银导电丝在易失性器件电介质层中的随机动态生长过程能够抑制潜行电流的同时实现dropout功能，而非易失性的铁电材料层通过铁电极化翻转能够实现高性能的突触可塑性行为。
-
公开(公告)号：CN115472682A
公开(公告)日：2022-12-13
申请号：CN202211253506.4
申请日：2022-10-13
Applicant: 浙江大学杭州国际科创中心
IPC: H01L29/423 , H01L29/51 , H01L27/088 , H01L21/8234
Abstract: 本发明涉及一种超低亚阈值摆幅的阈值开关晶体管及其制备方法，阈值开关晶体管包括衬底、浅沟槽隔离区、底部电极层、介质材料层、顶部电极层和栅极保护层，浅沟槽隔离区形成于衬底上且隔离至少两个相邻的有源区，底部电极层形成于衬底的上表面，介质材料层为易失性电阻调节材料层且形成于底部电极层的上表面，顶部电极层形成于介质材料层的上表面，顶部电极层、介质材料层和底部电极层形成具有栅极图案的栅极结构，栅极保护层覆盖栅极结构的侧面。利用易失性电阻调节材料的特性，使得阈值开关晶体管实现阈值电压的高速转换，产生阈值电压调节，打破传统MOSFET的亚阈值斜率限制，且该阈值开关晶体管可以适用于低电压和低功耗领域。
-
公开(公告)号：CN115358380A
公开(公告)日：2022-11-18
申请号：CN202211300003.8
申请日：2022-10-24
Applicant: 浙江大学杭州国际科创中心
Abstract: 本发明涉及半导体集成电路技术领域，公开了一种多模态存算一体阵列结构、芯片，包括：内核单元阵列、与所述内核单元阵列中以行为单位的所有内核单元对应的功能线、与所述内核单元阵列中以列为单位的所有内核单元对应的互补功能线和位线BL；使得能够实现TCAM功能、CNN和SNN运算；本发明提供的多模态存算一体阵列突破冯.诺依曼计算体系架构，集存算多模态为一体，实现高效的运行与计算效力，解决了算力问题，同时提供的新阵列方式促进高集成度电路的发展。
-
公开(公告)号：CN118709238B
公开(公告)日：2025-02-07
申请号：CN202411211370.X
申请日：2024-08-30
Applicant: 浙江大学
Abstract: 本发明属于半导体技术领域，涉及一种物理不可克隆函数在自整流忆阻器阵列中的实现方法，该方法包括：基于P‑F发射和肖特基发射的传导机制设计自整流忆阻器；对自整流忆阻器的电学特性进行测试，确定该自整流忆阻器的电学特性满足预设要求；对自整流忆阻器进行P‑F发射和肖特基发射的分析和拟合，以验证自整流忆阻器的导电机理；基于自整流忆阻器作为熵源的作用及其电导自衰减的随机性，实现物理不可克隆函数的输入刺激；对物理不可克隆函数的误码率和抗高温性能进行分析验证，确定自整流忆阻器实现的物理不可克隆函数满足预设误码率和抗高温的要求。其有益效果是，基于自整流忆阻器阵列的物理不可克隆函数硬件能够实现低至0的BER以及抗高温特性。
-
Patent Agency Ranking
公开(公告)号：CN119173131A
公开(公告)日：2024-12-20
申请号：CN202411343484.X
申请日：2024-09-25
Applicant: 浙江大学
Abstract: 本发明属于半导体技术领域，涉及一种基于CMOS工艺的高密度自整流器件及其制备方法，该方法包括：底部电极采用高功函金属，作为的电流输入端；中间活性层采用两层氧空位含量不同的钨氧化物；顶部电极采用低功函数金属，多层薄膜垂直堆叠。其有益效果是，本申请的高密度自整流器件能够在高阻态和低阻态下实现正向导通和反向截止并与当下CMOS工艺兼容。
-
公开(公告)号：CN117478127A
公开(公告)日：2024-01-30
申请号：CN202311499416.8
申请日：2023-11-10
Applicant: 浙江大学杭州国际科创中心
IPC: H03K19/20 , H03K19/0175
Abstract: 本发明涉及数字集成电路领域，特别涉及一种基于忆阻器的逻辑门电路、芯片及控制方法。包括非易失性的第一忆阻器、第二忆阻器，在逻辑运算前编程第一忆阻器与第二忆阻器的阻值；当进行逻辑运算时，向逻辑门电路的第一输入端与第二输入端输入控制信号，通过第一忆阻器、第二忆阻器的不同阻态与第一输入端、第二输入端不同的控制信号的组合，使得逻辑门电路具有不同的阻态，当逻辑门电路的输入端输入工作电压时，逻辑门电路的信息输出端输出对应的逻辑运算结果，在同一逻辑门电路同时实现OR、AND及三态逻辑的多种逻辑运算结果，并且还提高了电子设备的可靠性和灵活性，实现了信息的存储和处理的统一。
-
公开(公告)号：CN117077747A
公开(公告)日：2023-11-17
申请号：CN202311144497.X
申请日：2023-09-06
Applicant: 浙江大学杭州国际科创中心
Abstract: 一种Sigmoid激活函数的存算一体电路，采用单个元器件或少数元器件的本征电学特性，包括运算放大器、晶体管M1至M7、NPN型三极管T1、电阻R1、电阻R2、除法器，以三极管为硬件电路元件来实现存算一体化系结构中的Sigmoid激活函数，利用三极管电流‑电压关系，构造了Sigmoid激活函数表达式，实现了Sigmoid激活函数斜率可调，不但降低了Sigmoid激活函数的计算误差和高时间成本、高功耗等问题，还减少了往复数据传递以及传输延迟，确保Sigmoid激活函数的高精度，同时简化电路、降低成本、提高效益。
-
公开(公告)号：CN115688897B
公开(公告)日：2023-03-31
申请号：CN202310000898.1
申请日：2023-01-03
Applicant: 浙江大学杭州国际科创中心
Abstract: 本发明涉及一种低功耗紧凑型Relu激活函数神经元电路，包括第一层突触阵列、神经元晶体管、电阻和第二层突触阵列，神经元晶体管为具有阈值电压可调性能的MOS晶体管，神经元晶体管的栅极连接第一层突触阵列的各电压输出端，神经元晶体管的漏极连接第二层突触阵列的各电压输入端。这样，就可以通过调节晶体管阈值电压的大小，来满足对不同突触阵列输出值的判断运算以及输出。因该神经元电路只需要采用一个晶体管与第一层突触阵列和第二层突触阵列的配合连接，就可以实现Relu激活函数，这样在能效、延迟和占用面积方面实现显著的增益提高。
-
公开(公告)号：CN115688897A
公开(公告)日：2023-02-03
申请号：CN202310000898.1
申请日：2023-01-03
Applicant: 浙江大学杭州国际科创中心
Abstract: 本发明涉及一种低功耗紧凑型Relu激活函数神经元电路，包括第一层突触阵列、神经元晶体管、电阻和第二层突触阵列，神经元晶体管为具有阈值电压可调性能的MOS晶体管，神经元晶体管的栅极连接第一层突触阵列的各电压输出端，神经元晶体管的漏极连接第二层突触阵列的各电压输入端。这样，就可以通过调节晶体管阈值电压的大小，来满足对不同突触阵列输出值的判断运算以及输出。因该神经元电路只需要采用一个晶体管与第一层突触阵列和第二层突触阵列的配合连接，就可以实现Relu激活函数，这样在能效、延迟和占用面积方面实现显著的增益提高。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.014 seconds)
