公开(公告)号：CN101464844B

公开(公告)日：2010-06-16

申请号：CN200910001238.5

申请日：2009-01-14

Applicant: 浙江中控技术股份有限公司

Inventor： 宓霄凌 ,  陆晔 ,  张晓刚

IPC: G06F13/16 ,  G06F13/42

Abstract: 本发明公开了一种总线接口，包括总线数据处理模块、CPU接口模块、仲裁模块、以及RAM接口模块；总线数据处理模块、以及CPU接口模块向仲裁模块发送RAM使用权申请，由仲裁模块进行RAM使用者的确定。本发明同时公开了一种RAM使用权控制方法，该方法和总线接口能够有效控制通信时序，并提高通信速度、效率和实时性能。

公开(公告)号：CN101464844A

公开(公告)日：2009-06-24

申请号：CN200910001238.5

申请日：2009-01-14

Applicant: 浙江中控技术股份有限公司

Inventor： 宓霄凌 ,  陆晔 ,  张晓刚

IPC: G06F13/16 ,  G06F13/42

Abstract: 本发明公开了一种总线接口，包括总线数据处理模块、CPU接口模块、仲裁模块、以及RAM接口模块；总线数据处理模块、以及CPU接口模块向仲裁模块发送RAM使用权申请，由仲裁模块进行RAM使用者的确定。本发明同时公开了一种RAM使用权控制方法，该方法和总线接口能够有效控制通信时序，并提高通信速度、效率和实时性能。