公开(公告)号：CN109558363B

公开(公告)日：2020-04-28

申请号：CN201811443883.8

申请日：2018-11-29

Applicant: 河北工业大学

Inventor： 张强 ,  吴延飞 ,  张玉川 ,  王金来 ,  张君婷

IPC: G06F13/42

Abstract: 本发明为基于PC/104总线与FPGA产生SVPWM的装置及方法，包括PC/104总线、数据采集模块、CPU模块、A/D转换模块，所述数据采集模块的输入端与外部三相线电压连接，数据采集模块的输出端与A/D转换模块的输入端连接，CPU模块与PC/104总线进行双向通信，该装置还包括电平转换模块和FPGA开发板；所述A/D转换模块为AD7606开发板，所述电平转换模块为电平转换芯片SN74LVC4245A，A/D转换模块8位数据线通过电平转换芯片SN74LVC4245A与PC/104总线的Data Bite0～Data Bite7共8位数据线相连接所述FPGA与PC/104总线进行并行通信。通过PC/104总线与控制核心和FPGA的连接进行数据的传输，增强了系统的时序处理能力以及并行计算能力，解决了PC/104总线与控制核心80X86和FPGA之间数据交换与状态控制问题生成SVPWM，可用于驱动三相全控整流器。

公开(公告)号：CN109558363A

公开(公告)日：2019-04-02

申请号：CN201811443883.8

申请日：2018-11-29

Applicant: 河北工业大学

Inventor： 张强 ,  吴延飞 ,  张玉川 ,  王金来 ,  张君婷

IPC: G06F13/42

Abstract: 本发明为基于PC/104总线与FPGA产生SVPWM的装置及方法，包括PC/104总线、数据采集模块、CPU模块、A/D转换模块，所述数据采集模块的输入端与外部三相线电压连接，数据采集模块的输出端与A/D转换模块的输入端连接，CPU模块与PC/104总线进行双向通信，该装置还包括电平转换模块和FPGA开发板；所述A/D转换模块为AD7606开发板，所述电平转换模块为电平转换芯片SN74LVC4245A，A/D转换模块8位数据线通过电平转换芯片SN74LVC4245A与PC/104总线的Data Bite0～Data Bite7共8位数据线相连接所述FPGA与PC/104总线进行并行通信。通过PC/104总线与控制核心和FPGA的连接进行数据的传输，增强了系统的时序处理能力以及并行计算能力，解决了PC/104总线与控制核心80X86和FPGA之间数据交换与状态控制问题生成SVPWM，可用于驱动三相全控整流器。