-
公开(公告)号：CN120012791A
公开(公告)日：2025-05-16
申请号：CN202510050333.3
申请日：2025-01-13
Applicant: 江南大学
Abstract: 本发明公开了一种应用于存内计算的权值累加电路，属于集成电路领域。该方法包括：设计新的存内计算的权值累加电路。通过改变最高bit位电容开关对管的位置以及操作时序，将最高bit位的电容排除在电荷共享过程之外，存储到一个与权重无关且容值设置为小于单位电容容值的电容中，大大减小了整体累加电路面积，并且能在一次累加周期中避免最高bit位大电容的充电时间，能够快速完成不同权值电压的累加。同时由于最高bit位电容容值很小，减小了大电容对整体电路产生的寄生效应，减小电路的非理想效应。相比于传统多组电容采样累加电路，本发明可以使电路面积开销减小约百分之五十的情况下，经过更少的时序完成速度更快且精度更高的累加。
Search Results
1
records
(took 0.014 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
