数据上行、下行传输方法、装置和系统

    公开(公告)号:CN110149659A

    公开(公告)日:2019-08-20

    申请号:CN201910367319.0

    申请日:2019-05-05

    Inventor: 苏岚

    Abstract: 本发明实施例提供一种数据上行、下行传输方法、装置和系统,其中数据上行传输方法包括:接收每一RRU发送的上行数据;基于预设组合关系,对每一RRU发送的上行数据进行合并,得到组合数据;将组合数据发送至BBU。本发明实施例提供的方法、装置和系统,基于预设组合关系,将每一RRU发送的上行数据进行合并后再发送至BBU,将BBU发送的组合数据作为下行数据分发给对应的成员RRU,使得网络中RRU数量的扩充不再受到BBU处理能力和BBU与RRU间光纤传输能力的限制,为实现网络容量或覆盖范围的扩大提供了简单可行、成本低廉的解决方案。

    一种基站中基于FPGA的功率检测方法

    公开(公告)号:CN106452614A

    公开(公告)日:2017-02-22

    申请号:CN201611229541.7

    申请日:2016-12-27

    Abstract: 本发明提供一种基站中基于FPGA的功率检测方法,包括由FPGA计算数字功率,实现方式为计算平均功率,从寄存器读取后通过查找表的方式得到;利用连接在功率放大器末端的末级反馈端子,通过数模转换器将模拟值转换为数字值传给FPGA;FPGA通过查找表的方式将数字值转换为电压值;预先根据功率放大器的标定的曲线图,将电压对应的功率值通过查找表的方式保存在表格中,FPGA将电压值通过曲线图参数对应转换为功率;FPGA读取射频芯片的衰减值,得到对应的功率;综合推算下行的出口功率。本发明实现简单可行,耗时短,占用硬件资源少,通用性强。

    一种基于FPGA的数据流除法运行装置及方法

    公开(公告)号:CN106406811A

    公开(公告)日:2017-02-15

    申请号:CN201610768508.5

    申请日:2016-08-30

    Abstract: 本发明提出了一种基于FPGA的数据流除法运行装置及方法,输入为i个位宽长度为A的数据流a0,a1,…,ai-1,i个位宽长度为B的数据流b0,b1,…,bi-1,输出为i个位宽长度为C的数据流c0,c1,…,ci-1,实现包括取绝对值、扩展位宽、比特位分组、比特位判断、有效输出。其中,取绝对值是求取数据流b0,b1,…,bi-1的绝对值,然后扩展数据流的当前数据位宽;将扩展位宽后的数据流当前数据按照比特位分组;判断分组后的比特位对应值是否是有效值;从分好的组里面选择有效的数据输出。本发明设计简单,不仅实现时间短,占用资源少,具有很强的通用性。

    一种用于支持扩展带宽的数据传输方法

    公开(公告)号:CN107484203A

    公开(公告)日:2017-12-15

    申请号:CN201710606910.8

    申请日:2017-07-24

    CPC classification number: H04W28/0205 H04L1/0015 H04L1/0033 H04W28/02

    Abstract: 本发明提供一种用于支持扩展带宽的数据传输方法,其特征在于:根据待扩展的有效带宽dw0,在下行方向,下行信号生成后进行资源映射,映射完成后进行天线接口带宽匹配,匹配完成后变换到时域经天线接口发送出去;在上行方向,对接收到的信号进行匹配接口带宽的前端处理,提取频带中间的有效频域信号,使用提取的信号进行相应带宽的基带业务处理。采用本发明,基于已有的数据传输接口可扩展满足不同带宽的需求,减少了系统设计的复杂度,降低了对硬件的要求,同时,也可以适配特殊带宽。该方法对系统基带处理的改动不大,复杂度低,易于实现。

    一种基站中基于FPGA的功率检测方法

    公开(公告)号:CN106452614B

    公开(公告)日:2019-06-11

    申请号:CN201611229541.7

    申请日:2016-12-27

    Abstract: 本发明提供一种基站中基于FPGA的功率检测方法,包括由FPGA计算数字功率,实现方式为计算平均功率,从寄存器读取后通过查找表的方式得到;利用连接在功率放大器末端的末级反馈端子,通过数模转换器将模拟值转换为数字值传给FPGA;FPGA通过查找表的方式将数字值转换为电压值;预先根据功率放大器的标定的曲线图,将电压对应的功率值通过查找表的方式保存在表格中,FPGA将电压值通过曲线图参数对应转换为功率;FPGA读取射频芯片的衰减值,得到对应的功率;综合推算下行的出口功率。本发明实现简单可行,耗时短,占用硬件资源少,通用性强。

    一种基于FPGA的SPI接口配置方法

    公开(公告)号:CN107168720B

    公开(公告)日:2020-09-08

    申请号:CN201710418801.3

    申请日:2017-06-06

    Inventor: 苏岚 张磊 陈付齐

    Abstract: 本发明提供一种基于FPGA的SPI接口配置方法,用于在没有上位机的情况下完成SPI接口的配置,并支持在线修改SPI配置参数,包括设置JTAG下载器连接JTAG接口,JTAG接口通过配置连线连接FPGA,FPGA通过SPI总线连接到SPI器件;FPGA包括依次连接的ROM模块、SPI Ctrl模块和SPI接口模块,SPI模块通过SPI总线连接到SPI器件;对外围设备的初始配置包括将外围设备的配置脚本文件转换二进制编码文件,例化FPGA内部的ROM模块,对ROM模块进行初始化,FPGA通过SPI Ctrl模块配置的状态机,从ROM模块中将二进制编码命令传到SPI接口模块上,FPGA的SPI接口模块形成符合外围设备的SPI接口命令,对外围设备进行串行通信配置。

    一种基于FPGA的天线数据交织和解交织方法

    公开(公告)号:CN111245447A

    公开(公告)日:2020-06-05

    申请号:CN202010130073.8

    申请日:2020-02-28

    Inventor: 苏岚 魏恒

    Abstract: 本发明实施例提供一种基于FPGA的天线数据交织和解交织方法,方法包括:在外部写地址和DPRAM的写地址之间设置写地址交换单元,在DPRAM的读地址和外部读地址之间设置读地址交换单元,所述DPRAM位于FPGA中;通过写地址交换单元对DPARM的写地址进行移位操作,所述读地址交换单元对DPARM的读地址进行移位操作,使得当前OFDM符号期间的DPRAM的写地址与上一个OFDM符号期间的DPRAM的读地址相同。本发明实施例通过地址交换单元控制DPRAM读写地址的变换,只需要与天线数据量相同的RAM资源就可以完成天线交织与解交织的功能,节约了RAM资源。

    一种基于FPGA的数据流除法运行装置及方法

    公开(公告)号:CN106406811B

    公开(公告)日:2019-01-04

    申请号:CN201610768508.5

    申请日:2016-08-30

    Abstract: 本发明提出了一种基于FPGA的数据流除法运行装置及方法,输入为i个位宽长度为A的数据流a0,a1,…,ai‑1,i个位宽长度为B的数据流b0,b1,…,bi‑1,输出为i个位宽长度为C的数据流c0,c1,…,ci‑1,实现包括取绝对值、扩展位宽、比特位分组、比特位判断、有效输出。其中,取绝对值是求取数据流b0,b1,…,bi‑1的绝对值,然后扩展数据流的当前数据位宽;将扩展位宽后的数据流当前数据按照比特位分组;判断分组后的比特位对应值是否是有效值;从分好的组里面选择有效的数据输出。本发明设计简单,不仅实现时间短,占用资源少,具有很强的通用性。

    一种基于FPGA的SPI接口配置方法

    公开(公告)号:CN107168720A

    公开(公告)日:2017-09-15

    申请号:CN201710418801.3

    申请日:2017-06-06

    Inventor: 苏岚 张磊 陈付齐

    Abstract: 本发明提供一种基于FPGA的SPI接口配置方法,用于在没有上位机的情况下完成SPI接口的配置,并支持在线修改SPI配置参数,包括设置JTAG下载器连接JTAG接口,JTAG接口通过配置连线连接FPGA,FPGA通过SPI总线连接到SPI器件;FPGA包括依次连接的ROM模块、SPI Ctrl模块和SPI接口模块,SPI模块通过SPI总线连接到SPI器件;对外围设备的初始配置包括将外围设备的配置脚本文件转换二进制编码文件,例化FPGA 内部的ROM模块,对ROM模块进行初始化,FPGA 通过SPI Ctrl模块配置的状态机,从ROM模块中将二进制编码命令传到SPI接口模块上,FPGA的SPI接口模块形成符合外围设备的SPI接口命令,对外围设备进行串行通信配置。

Patent Agency Ranking