公开(公告)号：CN120046673A

公开(公告)日：2025-05-27

申请号：CN202510510683.3

申请日：2025-04-23

Applicant: 武汉工程大学 ,  郑州航空工业管理学院

Inventor： 蒋欣 ,  丁智洋 ,  裴世勋 ,  周悦佳 ,  陈智锐

IPC: G06N3/063 ,  G06N3/092

Abstract: 本发明公开一种具有部分强化的操作性条件反射的忆阻神经网络电路，包括：包括：按压模块、饱腹感模块、奖励模块和突触模块；突触模块和奖励模块相连接，奖励模块包括：按压模块和饱腹感模块。采用本发明的技术方案，实现电路在操作性条件反射中不同频率的奖励对行为的强化速率与抑制速率的控制，同时实现电路在行为强化与行为抑制的过程中，对于多次的奖励刺激具有一定的适应性。

公开(公告)号：CN118278478B

公开(公告)日：2024-09-03

申请号：CN202410423173.8

申请日：2024-04-09

Applicant: 武汉工程大学

Inventor： 丁芝侠 ,  陈智锐 ,  李赛 ,  杨乐 ,  王利恒

IPC: G06N3/065 ,  G06N3/0442

Abstract: 本发明公开了一种基于忆阻器的变遗忘速率电路，包括神经元模块、突触模块、遗忘电压控制模块；所述神经元模块包括食物神经元NF、听觉神经元NR、一个以上的逻辑门和唾液神经元NS，所述食物神经元NF和听觉神经元NR分别与各个逻辑门连接；所述逻辑门通过判断食物神经元NF与听觉神经元NR的激活状态选择相应的突触模块或遗忘电压控制模块，通过改变忆阻M1与M2阻值的大小改变，突触模块和遗忘电压控制模块输出电压。本发明的基于忆阻器的变遗忘速率电路，电路不仅能够实现学习与三类遗忘的功能，遗忘速率可以根据生物受到非条件刺激的刺激间隔时长的不同来实现相应的改变。

公开(公告)号：CN118278478A

公开(公告)日：2024-07-02

申请号：CN202410423173.8

申请日：2024-04-09

Applicant: 武汉工程大学

Inventor： 丁芝侠 ,  陈智锐 ,  李赛 ,  杨乐 ,  王利恒

IPC: G06N3/065 ,  G06N3/0442

Abstract: 本发明公开了一种基于忆阻器的变遗忘速率电路，包括神经元模块、突触模块、遗忘电压控制模块；所述神经元模块包括食物神经元NF、听觉神经元NR、一个以上的逻辑门和唾液神经元NS，所述食物神经元NF和听觉神经元NR分别与各个逻辑门连接；所述逻辑门通过判断食物神经元NF与听觉神经元NR的激活状态选择相应的突触模块或遗忘电压控制模块，通过改变忆阻M1与M2阻值的大小改变，突触模块和遗忘电压控制模块输出电压。本发明的基于忆阻器的变遗忘速率电路，电路不仅能够实现学习与三类遗忘的功能，遗忘速率可以根据生物受到非条件刺激的刺激间隔时长的不同来实现相应的改变。