一种基于异构平台的高速数据采集与处理系统

    公开(公告)号:CN114637710A

    公开(公告)日:2022-06-17

    申请号:CN202210264611.1

    申请日:2022-03-17

    Abstract: 本发明涉及片上网络技术领域,具体涉及一种基于异构平台的高速数据采集与处理系统,包括数据采集子系统、处理子系统、缓存控制器资源节点和外部储存器,数据采集子系统包括路由器组和外部ADC,路由器组作为下位机,处理子系统作为上位机,通过在路由器组和处理子系统之间增设缓存控制器资源节点,使得处理子系统通过缓存控制器资源节点与路由器组连接,实现通过一个接口进行数据交互,解决了下位机与上位机的并行接口较多会导致系统功耗和整体开发难度的增加的问题。

    一种片上网络高速数据采集系统映射方法

    公开(公告)号:CN116089355A

    公开(公告)日:2023-05-09

    申请号:CN202310152769.4

    申请日:2023-02-22

    Abstract: 本发明公开了一种片上网络高速数据采集系统映射方法,该映射方法由片上网络映射模型和映射效果评价模型两部分组成。片上网络映射模型由编码器和解码器组成,编码器将数据采集系统中节点按功能分类为采集节点、存储节点、传输节点、控制节点四类,采用图卷积神经网络根据任务图中的节点种类和节点间的连接关系进行图编码得到任务图中各节点的编码器向量,关键作为Query向量,与未映射节点编码向量做单头注意力运算,将未映射节点的注意力值作为该节点成为下个映射节点的概率以波束搜索的方式获得同一问题的多组解序列,计算各组解序列作为映射结果的实际通讯时延,选择通讯时延最小的解序列作为最终解序列。训练引入映射效果评价模型作为基线以强化学习的方式来对片上网络映射模型进行无监督训练。本发明构建的片上网络高速数据采集系统映射方法具有针对同一NoC架构进行模型训练即可实现同类待映射问题快速且高效的求解。

    双层波导立体堆叠式低电压微型硅基光调制器

    公开(公告)号:CN114609809A

    公开(公告)日:2022-06-10

    申请号:CN202210257366.1

    申请日:2022-03-16

    Abstract: 本发明是一种基于Mach‑Zehnder干涉原理的双层波导立体堆叠式低电压微型硅基光调制器。具体由三大部分组成:一段方形波导构成的光耦合单元﹐用以将光波传输至所设计的堆叠式Mach‑Zehnder调制单元;堆叠式Mach‑Zehnder调制单元,用以对光波进行调制;光波干涉单元,用以将调制好的两束光波进行耦合产生干涉现象。其中,堆叠式Mach‑Zehnder调制单元由双层波导构成,减少了器件占用面积,其的双层波导由金属薄膜覆盖,在外加可编程低电压信号的作用下对金属薄膜电场进行控制,使得调制单元两波导折射率发生变化,进而两波导输出光波间产生相位差,最终实现光波调制的功能。通过给定电压编码的输入,能够实现两种相位差的快速切换,在特定电压调制下可实现光开关的功能。本发明可广泛应用于硅基光集成电路及电光芯片设计。

    一种多通道DDR和PCIE数据交换模块设计

    公开(公告)号:CN116204465A

    公开(公告)日:2023-06-02

    申请号:CN202310207952.X

    申请日:2023-03-07

    Inventor: 许川佩 马贤 王阳

    Abstract: 本发明提供的是一种多通道DDR和PCIE数据交换模块设计。其特征是:由DDR3存储器1、DMA引擎2、中断引擎3、发送接口4、PCIE IP核5通道仲裁器6、接收接口7、寄存器堆8组成。旨在实现DDR存储器和PCIE总线之间的多通道双向数据传输,并且将所设计的数据传输通道封装成可重配的IP核。在实际使用中,其传输通道数以及DMA传输长度可由用户通过预留的接口进行配置。本发明可用于高数据采集、高速数据传输等领域。

    一种基于注意力机制的片上网络系统映射方法

    公开(公告)号:CN116150083A

    公开(公告)日:2023-05-23

    申请号:CN202310153308.9

    申请日:2023-02-22

    Abstract: 本发明公开了一种基于注意力机制的片上网络系统映射方法,在映射模型中将注意力机制和待映射任务图中节点间连接关系相结合,形成依赖节点间连接关系的局部注意力机制来避免映射模型在节点编码阶段引入不必要的信息干扰节点信息的编码;映射模型在解码阶段以最近映射节点和待映射节点间注意力值作为待映射节点的映射概率值,在训练模型时采用多项式抽样解码来增强模型映射结果的多样性,在测试模型时采用贪婪解解码的方式选择概率最大的待映射节点来得到最优的待映射节点。引入映射效果评价模型作为基线以强化学习的方法来对映射模型进行无监督训练。本发明构建的基于注意力机制的片上网络映射方法,具有针对同一NoC架构进行模型训练即可实现同类待映射问题快速且高效的求解。

    一种NoC高速数据采集拓扑结构及其同步方法

    公开(公告)号:CN114785660B

    公开(公告)日:2023-08-29

    申请号:CN202210253612.6

    申请日:2022-03-15

    Abstract: 本发明涉及数据采集技术领域,具体涉及一种NoC高速数据采集拓扑结构及其同步方法;包括主节点、转发节点和从节点,启动系统,主节点和多个从节点均开始进行时间记录,主节点发送同步报文,并记录当前时间信息t1,等待每个从节点分别记录当前时间信息t2,等待从节点向主节点发送请求报文,并记录当前时间信息t3,等待主节点收到从节点发送来的请求报文后,主节点记录当前时间信息t4,等待主节点向从节点发送报文携带有时间信息t4响应报文,通过上述结构实现不需要进行全局时间同步,只需要同步主节点与从节点,提高了基于NoC的高速数据采集系统结构的通用性。

    一种基于FDMA DDR存储器读写设计
    7.
    发明公开

    公开(公告)号:CN116431539A

    公开(公告)日:2023-07-14

    申请号:CN202310213164.1

    申请日:2023-03-07

    Inventor: 许川佩 马贤 王阳

    Abstract: 本发明提供的是一种基于FDMA DDR存储器块读写设计。其特征是:它是由FDMA读写控制模块1、DMA模块2、AXI4总线互联模块3、MIG IP模块4、DDR存储器模块5、XDMA6、中断控制模块7、PC机8组成。使用FDMA(Quest Direct Memory Access,快速直接存储器访问)模式和AXI4总线读写DDR存储器能够尽可能的提高读写数据的速率和可靠性。同时对AXI4‑FULL总线接口进行了封装,同时定义了简单的APP接口提供用户调用AXI4总线实现数据交互。本发明可用于高速数据采集、高速数据传输等领域。

    一种NoC高速数据采集拓扑结构及其同步方法

    公开(公告)号:CN114785660A

    公开(公告)日:2022-07-22

    申请号:CN202210253612.6

    申请日:2022-03-15

    Abstract: 本发明涉及数据采集技术领域,具体涉及一种NoC高速数据采集拓扑结构及其同步方法;包括主节点、转发节点和从节点,启动系统,主节点和多个从节点均开始进行时间记录,主节点发送同步报文,并记录当前时间信息t1,等待每个从节点分别记录当前时间信息t2,等待从节点向主节点发送请求报文,并记录当前时间信息t3,等待主节点收到从节点发送来的请求报文后,主节点记录当前时间信息t4,等待主节点向从节点发送报文携带有时间信息t4响应报文,通过上述结构实现不需要进行全局时间同步,只需要同步主节点与从节点,提高了基于NoC的高速数据采集系统结构的通用性。

Patent Agency Ranking