公开(公告)号：CN114287053A

公开(公告)日：2022-04-05

申请号：CN201980099708.8

申请日：2019-08-26

Applicant: 株式会社电装

Inventor： 桑野聪 ,  西胁刚 ,  古村雄太

IPC: H01L21/336 ,  H01L29/47 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

Abstract: 半导体装置具备半导体衬底、在上述半导体衬底的一个主面中设置的沟槽栅极部、将上述半导体衬底的上述一个主面的上方覆盖的表面电极、以及使上述沟槽栅极部与上述表面电极绝缘的层间绝缘膜，上述半导体衬底具有第1导电型的漂移区域、在上述漂移区域的上方设置的第2导电型的体区域、在上述体区域的至少一部分的下方设置的第1导电型的势垒区域、以及从上述半导体衬底的上述一个主面延伸至上述势垒区域并与上述表面电极肖特基接触的第1导电型的柱区域，上述表面电极是含硅的合金，上述层间绝缘膜的顶面和侧面所成的角是锐角。

公开(公告)号：CN108074810B

公开(公告)日：2021-09-28

申请号：CN201711123594.5

申请日：2017-11-14

Applicant: 株式会社电装

Inventor： 细川博司 ,  岩崎真也 ,  西胁刚 ,  今井敦志 ,  大木周平

IPC: H01L21/331 ,  H01L21/268 ,  H01L21/322 ,  H01L29/739

Abstract: 本发明提供抑制阴极区域与晶体缺陷区域的相对位置偏离的半导体装置的制造方法。该制造方法是具备二极管的半导体装置的制造方法，具有：通过从半导体基板的第一表面和所述第一表面的相反侧的第二表面中的至少一方向所述半导体基板的第一范围和第二范围注入带电粒子，来使所述第一范围及所述第二范围的晶体缺陷密度上升的工序；通过从所述第一表面向所述第一范围注入n型杂质，来使所述第一范围的向所述第一表面露出的区域非晶形化的工序；在实施所述带电粒子的注入和所述n型杂质的注入后，通过将激光向所述第一表面照射来对所述第一范围和所述第二范围进行加热的工序；及在实施所述激光的照射以后使非晶形化的所述区域结晶化的工序。

公开(公告)号：CN115735264A

公开(公告)日：2023-03-03

申请号：CN202180045017.7

申请日：2021-06-23

Applicant: 株式会社电装

Inventor： 野间诚二 ,  志贺智英 ,  千田厚慈 ,  西胁刚 ,  古村雄太 ,  添野明高

IPC: H01L21/28

Abstract: 具备：半导体衬底(10)；以及金属膜(22)，形成在半导体衬底(10)上，具有与半导体衬底(10)进行肖特基接合的部分，由对铝添加了元素的铝合金构成。金属膜(22)是将配置在半导体衬底(10)侧的下层金属层(22a)与配置在下层金属层(22a)上的上层金属层(22b)层叠而构成的。并且，下层金属层(22a)的沿着下层金属层(22a)与上层金属层(22b)的层叠方向的厚度为2.6μm以下。