公开(公告)号：CN1554069A

公开(公告)日：2004-12-08

申请号：CN02817898.X

申请日：2002-05-08

Applicant: 株式会社瑞萨科技 ,  日立超大规模集成电路系统株式会社

Inventor： 大馆英史 ,  白石敦 ,  仓形繁男 ,  片山国弘 ,  金森贤树

IPC: G06K19/07

CPC classification number: G11C16/20

Abstract: 在一块存储卡1的初始化设置中，读出存储在一块闪存2中的闪存检查数据FD，将此数据FD与先前存储在ROM中的操作检查数据FD11进行比较，如果未检测出错误，将存储在ROM4a中的写入检查数据FD12写入闪存2，再次读取此数据并将其与ROM4a的写入检查数据比较。如果在这些数据的比较中未检测到任何错误，CPU判定闪存2正常。此外，如果在数据的比较中检测出错误，CPU将重置处理错误数据置入一个寄存器5a以将控制器3置为休眠模式。当在这一期间中接收到指令CMD，则再次执行数据比较。

公开(公告)号：CN101197191A

公开(公告)日：2008-06-11

申请号：CN200710148789.5

申请日：2002-05-08

Applicant: 株式会社瑞萨科技

Inventor： 大馆英史 ,  白石敦 ,  仓形繁男 ,  片山国弘 ,  金森贤树

IPC: G11C16/20

CPC classification number: G11C16/20

Abstract: 在一块存储卡1的初始化设置中，读出存储在一块闪存2中的闪存检查数据FD，将此数据FD与先前存储在ROM中的操作检查数据FD11进行比较，如果未检测出错误，将存储在ROM4a中的写入检查数据FD12写入闪存2，再次读取此数据并将其与ROM4a的写入检查数据比较。如果在这些数据的比较中未检测到任何错误，CPU判定闪存2正常。此外，如果在数据的比较中检测出错误，CPU将重置处理错误数据置入一个寄存器5a以将控制器3置为休眠模式。当在这一期间中接收到指令CMD，则再次执行数据比较。

公开(公告)号：CN1922616A

公开(公告)日：2007-02-28

申请号：CN200580005441.X

申请日：2005-01-19

Applicant: 株式会社瑞萨科技

Inventor： 金森贤树 ,  深泽真一 ,  仓形繁男 ,  饭田哲也 ,  浅利信介

IPC: G06K17/00 ,  G06K19/00 ,  G06F12/14 ,  B42D15/10

CPC classification number: G11C16/20 ,  G11C16/22 ,  G11C2216/30

Abstract: 一种存储装置，包括卡控制器(4)，可重写非易失性存储器(5)和IC卡芯片(6)。该卡控制器能够响应从外部提供的预定命令，向外部输出响应对IC卡芯片的复位请求而从IC卡芯片输出的对复位信息的应答(ATR)、或表示闪存的擦除单位的信息。一种卡主机设备能够参照对复位信息的应答，请求该卡控制器改变IC卡芯片的工作速度、工作频率等。卡主机设备在将存储信息重写到非易失性存储器时，能够参照表示初始化单位的信息，并在向其提出写入请求之前传输数量与初始化单位相对应的写入数据。

公开(公告)号：CN100412894C

公开(公告)日：2008-08-20

申请号：CN02817898.X

申请日：2002-05-08

Applicant: 株式会社瑞萨科技

Inventor： 大馆英史 ,  白石敦 ,  仓形繁男 ,  片山国弘 ,  金森贤树

IPC: G06K19/07

CPC classification number: G11C16/20

Abstract: 在一块存储卡1的初始化设置中，读出存储在一块闪存2中的闪存检查数据FD，将此数据FD与先前存储在ROM中的操作检查数据FD11进行比较，如果未检测出错误，将存储在ROM4a中的写入检查数据FD12写入闪存2，再次读取此数据并将其与ROM4a的写入检查数据比较。如果在这些数据的比较中未检测到任何错误，CPU判定闪存2正常。此外，如果在数据的比较中检测出错误，CPU将重置处理错误数据置入一个寄存器5a以将控制器3置为休眠模式。当在这一期间中接收到指令CMD，则再次执行数据比较。