公开(公告)号：CN1922616A

公开(公告)日：2007-02-28

申请号：CN200580005441.X

申请日：2005-01-19

Applicant: 株式会社瑞萨科技

Inventor： 金森贤树 ,  深泽真一 ,  仓形繁男 ,  饭田哲也 ,  浅利信介

IPC: G06K17/00 ,  G06K19/00 ,  G06F12/14 ,  B42D15/10

CPC classification number: G11C16/20 ,  G11C16/22 ,  G11C2216/30

Abstract: 一种存储装置，包括卡控制器(4)，可重写非易失性存储器(5)和IC卡芯片(6)。该卡控制器能够响应从外部提供的预定命令，向外部输出响应对IC卡芯片的复位请求而从IC卡芯片输出的对复位信息的应答(ATR)、或表示闪存的擦除单位的信息。一种卡主机设备能够参照对复位信息的应答，请求该卡控制器改变IC卡芯片的工作速度、工作频率等。卡主机设备在将存储信息重写到非易失性存储器时，能够参照表示初始化单位的信息，并在向其提出写入请求之前传输数量与初始化单位相对应的写入数据。

公开(公告)号：CN1534684A

公开(公告)日：2004-10-06

申请号：CN200310123756.7

申请日：2003-12-24

Applicant: 株式会社瑞萨科技

Inventor： 饭田哲也 ,  金森贤树 ,  四方淳史 ,  田村隆之 ,  片山国弘

IPC: G11C16/06 ,  G11C7/00

CPC classification number: G06K19/07732 ,  G06K19/07

Abstract: 本发明提供一种实现高速数据传送同时保证包含非易失性存储器的卡型存储设备的兼容性的技术。也就是，在包含非易失性存储器的卡型存储设备中，提供多个数据端子，并且接口部件具有用于确定数据端子的电平的电路。多个数据端子的一些或全部与上拉电阻器相连，以上拉到电源电压。当确定电路确定与上拉电阻器相连的数据端子处于打开状态时，确定电路改变数据的总线宽度(位数)。

公开(公告)号：CN100505099C

公开(公告)日：2009-06-24

申请号：CN200310123756.7

申请日：2003-12-24

Applicant: 株式会社瑞萨科技

Inventor： 饭田哲也 ,  金森贤树 ,  四方淳史 ,  田村隆之 ,  片山国弘

IPC: G11C16/06 ,  G11C7/00

CPC classification number: G06K19/07732 ,  G06K19/07

Abstract: 本发明提供一种实现高速数据传送同时保证包含非易失性存储器的卡型存储设备的兼容性的技术。也就是，在包含非易失性存储器的卡型存储设备中，提供多个数据端子，并且接口部件具有用于确定数据端子的电平的电路。多个数据端子的一些或全部与上拉电阻器相连，以上拉到电源电压。当确定电路确定与上拉电阻器相连的数据端子处于打开状态时，确定电路改变数据的总线宽度(位数)。

公开(公告)号：CN101281609A

公开(公告)日：2008-10-08

申请号：CN200810090790.1

申请日：2008-04-02

Applicant: 株式会社瑞萨科技

Inventor： 盐田茂雅 ,  仓行繁男 ,  浅利信介 ,  饭田哲也 ,  深泽真一

IPC: G06K19/07 ,  G06K19/077

CPC classification number: G06K19/07 ,  G06K19/07732

Abstract: 公开了一种包括内置接口电路的半导体装置，响应于耦合至该半导体装置的主机设备的初始化操作而选择该内置接口电路的操作。在半导体装置中，第一同步接口电路和使用差分信号的第二异步接口电路共享所述差分信号的外部端子(外部差分信号端子)。例如，该半导体装置采用MMC接口电路作为第一接口电路，采用USB接口电路作为第二接口电路，同时保持了IC卡接口功能。该半导体装置排他性地选择所采用的接口电路的操作。一种选择方法是，当检测到来自外部时钟端子的用于在针对半导体装置的电源供电开始时初始化第一接口电路的时钟输入中多个边沿改变时，启用第一接口电路的接口操作。