公开(公告)号：CN101656257A

公开(公告)日：2010-02-24

申请号：CN200910151046.2

申请日：2009-07-07

Applicant: 株式会社瑞萨科技

Inventor： 石垣佳之 ,  辻直树 ,  音居尚和 ,  向井博纪 ,  九之里勇一

IPC: H01L27/115 ,  H01L29/788 ,  H01L29/423 ,  H01L21/8247

CPC classification number: H01L27/11521 ,  H01L27/11546 ,  H01L29/42328 ,  H01L29/7881

Abstract: 为了提供一种由于抑制栅极绝缘膜的退化而具有提高的写入效率的半导体存储器器件，元件形成区域形成于半导体衬底的夹入于元件隔离区域之间的区域中。在元件隔离区域中，氧化硅膜填充于具有预定深度的沟槽中。擦除栅极电极形成于元件隔离区域中而掩埋于氧化硅膜中。浮栅电极经由栅极氧化物膜形成于元件形成区域之上，而控制栅极电极经由ONO膜形成于浮栅电极之上。两个相邻浮栅电极具有形成于其间以覆盖擦除栅极电极的绝缘膜。