公开(公告)号：CN100463220C

公开(公告)日：2009-02-18

申请号：CN200410090934.5

申请日：2004-11-10

Applicant: 株式会社瑞萨科技

Inventor： 安冈秀记 ,  吉住圭一 ,  纐缬政巳

IPC: H01L29/78 ,  H01L27/04 ,  H01L21/336 ,  H01L21/8234 ,  H01L21/76

CPC classification number: H01L29/66659 ,  H01L21/76229 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823481 ,  H01L29/0653 ,  H01L29/456 ,  H01L29/7835

Abstract: 针对对于具有高击穿电压场效应晶体管的半导体器件的扭结效应进行抑制或防止的目的，在高击穿电压pMIS的沟道区沿栅极宽度方向两端的每个沟槽型隔离部分与半导体衬底之间的边界区域中，在远离高击穿电压pMIS的每个具有场缓和功能的p-型半导体区的位置，设置具有与用作高击穿电压pMIS的源极和漏极的p+型半导体区相反的导电类型的n+型半导体区，从而不与p-型半导体区(特别是在漏极侧)相接触。n+型半导体区延伸到比沟槽型隔离部分更深的位置。

公开(公告)号：CN1933157B

公开(公告)日：2010-07-14

申请号：CN200610115085.3

申请日：2006-08-23

Applicant: 株式会社瑞萨科技

Inventor： 吉住圭一 ,  樋口和久 ,  中地孝行 ,  纐缬政巳 ,  安冈秀记

IPC: H01L27/06 ,  H01L21/822

CPC classification number: H01L27/0629 ,  H01L21/823462 ,  H01L21/823857 ,  H01L28/20 ,  H01L28/40

Abstract: 一种半导体器件，尽管存在虚拟有源区域，但是其仍使得不再需要较大的芯片面积并且改善了半导体衬底的表面平坦度。在制造这种半导体器件的工艺中，在作为有源区域的n型埋层上方形成用于高电压MISFET的厚栅绝缘膜，并且在该栅绝缘膜上方形成内部电路的电阻元件IR。由于该厚栅绝缘膜位于n型埋层与电阻元件IR之间，因此减小了在衬底(n型埋层)与电阻元件IR之间产生的耦合电容。

公开(公告)号：CN1617353A

公开(公告)日：2005-05-18

申请号：CN200410090934.5

申请日：2004-11-10

Applicant: 株式会社瑞萨科技

Inventor： 安冈秀记 ,  吉住圭一 ,  纐缬政巳

IPC: H01L29/78 ,  H01L27/04 ,  H01L21/336 ,  H01L21/8234 ,  H01L21/76

CPC classification number: H01L29/66659 ,  H01L21/76229 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823481 ,  H01L29/0653 ,  H01L29/456 ,  H01L29/7835

Abstract: 针对对于具有高击穿电压场效应晶体管的半导体器件的扭结效应进行抑制或防止的目的，在高击穿电压pMIS的沟道区沿栅极宽度方向两端的每个沟槽型隔离部分与半导体衬底之间的边界区域中，在远离高击穿电压pMIS的每个具有场缓和功能的p－型半导体区的位置，设置具有与用作高击穿电压pMIS的源极和漏极的p+型半导体区相反的导电类型的n+型半导体区，从而不与p－型半导体区(特别是在漏极侧)相接触。n+型半导体区延伸到比沟槽型隔离部分更深的位置。

公开(公告)号：CN100440482C

公开(公告)日：2008-12-03

申请号：CN200610143112.8

申请日：2004-11-10

Applicant: 株式会社瑞萨科技

Inventor： 安冈秀记 ,  吉住圭一 ,  纐缬政巳

IPC: H01L21/8234

CPC classification number: H01L29/66659 ,  H01L21/76229 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823481 ,  H01L29/0653 ,  H01L29/456 ,  H01L29/7835

Abstract: 针对对于具有高击穿电压场效应晶体管的半导体器件的扭结效应进行抑制或防止的目的，在高击穿电压pMIS的沟道区沿栅极宽度方向两端的每个沟槽型隔离部分与半导体衬底之间的边界区域中，在远离高击穿电压pMIS的每个具有场缓和功能的p-型半导体区的位置，设置具有与用作高击穿电压pMIS的源极和漏极的p+型半导体区相反的导电类型的n+型半导体区，从而不与p-型半导体区(特别是在漏极侧)相接触。n+型半导体区延伸到比沟槽型隔离部分更深的位置。

公开(公告)号：CN1953159A

公开(公告)日：2007-04-25

申请号：CN200610143112.8

申请日：2004-11-10

Applicant: 株式会社瑞萨科技

Inventor： 安冈秀记 ,  吉住圭一 ,  纐缬政巳

IPC: H01L21/8234

CPC classification number: H01L29/66659 ,  H01L21/76229 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823481 ,  H01L29/0653 ,  H01L29/456 ,  H01L29/7835

Abstract: 针对对于具有高击穿电压场效应晶体管的半导体器件的扭结效应进行抑制或防止的目的，在高击穿电压pMIS的沟道区沿栅极宽度方向两端的每个沟槽型隔离部分与半导体衬底之间的边界区域中，在远离高击穿电压pMIS的每个具有场缓和功能的p－型半导体区的位置，设置具有与用作高击穿电压pMIS的源极和漏极的p+型半导体区相反的导电类型的n+型半导体区，从而不与p－型半导体区(特别是在漏极侧)相接触。n+型半导体区延伸到比沟槽型隔离部分更深的位置。

公开(公告)号：CN1933157A

公开(公告)日：2007-03-21

申请号：CN200610115085.3

申请日：2006-08-23

Applicant: 株式会社瑞萨科技

Inventor： 吉住圭一 ,  樋口和久 ,  中地孝行 ,  纐缬政巳 ,  安冈秀记

IPC: H01L27/06 ,  H01L21/822

CPC classification number: H01L27/0629 ,  H01L21/823462 ,  H01L21/823857 ,  H01L28/20 ,  H01L28/40

Abstract: 一种半导体器件，尽管存在虚拟有源区域，但是其仍使得不再需要较大的芯片面积并且改善了半导体衬底的表面平坦度。在制造这种半导体器件的工艺中，在作为有源区域的n型埋层上方形成用于高电压MISFET的厚栅绝缘膜，并且在该栅绝缘膜上方形成内部电路的电阻元件IR。由于该厚栅绝缘膜位于n型埋层与电阻元件IR之间，因此减小了在衬底(n型埋层)与电阻元件IR之间产生的耦合电容。