公开(公告)号：CN101540324A

公开(公告)日：2009-09-23

申请号：CN200910128556.8

申请日：2009-03-18

Applicant: 株式会社瑞萨科技

Inventor： 前田敏 ,  关根康 ,  渡边哲也

IPC: H01L27/105 ,  H01L29/92 ,  H01L23/525

CPC classification number: H01L28/60 ,  H01L23/5223 ,  H01L27/0207 ,  H01L27/0629 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件，在半导体衬底(1)上形成MIM型电容元件，该MIM型电容元件在布线(M1～M5)的梳状金属图案形成电极。电容元件的下方配置有为了防止CMP工序中的小凹坑的虚拟栅极图案的导体图案(8b)和作为虚拟有源区域的有源区域(1b)，所述导体图案(8b)和有源区域(1b)通过与由布线(M1～M5)构成的屏蔽用的金属图案的连接来连接到固定电位。并且，导体图案(8b)及有源区域(1b)不与布线(M1～M5)的梳状金属图案平面重合。由此能提高具有电容元件的半导体器件的性能。