公开(公告)号：CN1098535C

公开(公告)日：2003-01-08

申请号：CN95107781.3

申请日：1995-06-28

Applicant: 株式会社日立制作所 ,  日立ULSI工程株式会社

Inventor： 和田省治 ,  检见崎兼秀 ,  村中雅也 ,  尾方真弘 ,  清柳秀明 ,  北目哲也 ,  片山雅弘 ,  久保埜昌次 ,  铃木幸英 ,  森野诚 ,  宫武伸一 ,  春藤诚一 ,  小山芳久 ,  大野信彦

IPC: H01L21/82

CPC classification number: G11C29/80 ,  G11C29/02 ,  G11C29/44

Abstract: 一安装于存储器模块上的故障校正LSI，包括：用于捕获地址和控制信号的输入接口部分；一相应于存储器设备数据总线的输入/输出接口部分；一个存储器电路；一个冗余校正RAM部分；相应于一故障芯片地址把冗余校正RAM部分的数据输入/输出总线连接到一输入/输出电路的选择部分；相应于发现有故障的动态RAM选择性激活一将要连接到数据总线的输入/输出电路的数据输入/输出部分；以及一个屏蔽部分。

公开(公告)号：CN1124876A

公开(公告)日：1996-06-19

申请号：CN95107781.3

申请日：1995-06-28

Applicant: 株式会社日立制作所 ,  日立ULSI工程株式会社

Inventor： 和田省治 ,  检见崎兼秀 ,  村中雅也 ,  尾方真弘 ,  清柳秀明 ,  北目哲也 ,  片山雅弘 ,  久保埜昌次 ,  铃木幸英 ,  森野诚 ,  宫武伸一 ,  春藤诚一 ,  小山芳久 ,  大野信彦

IPC: H01L21/82

CPC classification number: G11C29/80 ,  G11C29/02 ,  G11C29/44

Abstract: 一安装于存储器模块上的故障校正LSI，包括：用于捕获地址和控制信号的输入接口部分；一相应于存储器设备数据总线的输入/输出接口部分；一个存储器电路；一个冗余校正RAM部分；相应于一故障芯片地址把冗余校正RAM部分的数据输入/输出总线连接到一输入/输出电路的选择部分；相应于发现有故障的动态RAM选择性激活一将要连接到数据总线的输入/输出电路的数据输入/输出部分；以及一个屏蔽部分。

公开(公告)号：CN1178987A

公开(公告)日：1998-04-15

申请号：CN97117157.2

申请日：1997-07-18

Applicant: 株式会社日立制作所 ,  日立超爱尔·爱斯·爱工程股份有限公司

Inventor： 和田省治

IPC: G11C11/40

Abstract: 存储器与写入放大器驱动并预充电二个I/O总线。主放大器包括分离和预充电区及激活区。激活区在总线分离时驱动预充电信号。还包括主输出总线和测试输出总线使存储器工作于正常模式和测试模式。测试模式可同时访问二倍存储单元,缩短测试时间。大数据宽度可生产相对大电容的输出总线,使其电阻小。小数据宽度可生产带有相对小的电容的输出总线,使其电阻大。结果各输出总线的时间常数非常接近。