公开(公告)号：CN102110033A

公开(公告)日：2011-06-29

申请号：CN201010621634.0

申请日：2010-12-28

Applicant: 株式会社日立制作所

Inventor： 中三川哲明 ,  岛村光太郎 ,  作山秀夫 ,  竹原刚

IPC: G06F11/16 ,  B61L23/00

CPC classification number: H03K19/0075 ,  G05B9/03 ,  G06F11/1641 ,  H01L23/49838 ,  H01L23/50 ,  H01L24/16 ,  H01L24/48 ,  H01L27/0207 ,  H01L27/11898 ,  H01L2027/11875 ,  H01L2027/11877 ,  H01L2027/11879 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明提供一种LSI、铁道用失效保护LSI、电子装置、铁道用电子装置。现有技术的失效保护LSI，尽管言及了芯片内的处理器和比较电路的配置，但是，没有言及封装的信号管脚配置。也没有考虑对多种周边电路和高速外部存储器的对应。本发明的技术方案是：将来自2个处理器的输出进行对照，将被单线化的内部接口连接到共同系统内部总线，在该共同系统内部总线上连接多个外部接口电路。将与2个系统相关的信号管脚配置在封装的对角，并且在其间配置与共同系统相关的信号管脚。

公开(公告)号：CN102110033B

公开(公告)日：2015-04-15

申请号：CN201010621634.0

申请日：2010-12-28

Applicant: 株式会社日立制作所

Inventor： 中三川哲明 ,  岛村光太郎 ,  作山秀夫 ,  竹原刚

IPC: G06F11/16 ,  B61L23/00

CPC classification number: H03K19/0075 ,  G05B9/03 ,  G06F11/1641 ,  H01L23/49838 ,  H01L23/50 ,  H01L24/16 ,  H01L24/48 ,  H01L27/0207 ,  H01L27/11898 ,  H01L2027/11875 ,  H01L2027/11877 ,  H01L2027/11879 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明提供一种LSI、铁道用失效保护LSI、电子装置、铁道用电子装置。现有技术的失效保护LSI，尽管言及了芯片内的处理器和比较电路的配置，但是，没有言及封装的信号管脚配置。也没有考虑对多种周边电路和高速外部存储器的对应。本发明的技术方案是：将来自2个处理器的输出进行对照，将被单线化的内部接口连接到共同系统内部总线，在该共同系统内部总线上连接多个外部接口电路。将与2个系统相关的信号管脚配置在封装的对角，并且在其间配置与共同系统相关的信号管脚。