-
公开(公告)号：CN114201105A
公开(公告)日：2022-03-18
申请号：CN202110188671.5
申请日：2021-02-19
Applicant: 株式会社日立制作所
IPC: G06F3/06
Abstract: 本发明提供一种存储装置和数据处理方法，不使I/O性能降低地实现数据削减效果好的存储装置。本发明的存储装置具有处理器、加速器、存储器和存储组件，其中处理器，确定压缩对象数据并对加速器发送包括关于压缩对象数据的信息的压缩指示，其中压缩对象数据是保存于存储器的数据中的要保存在存储组件中的数据，加速器，从存储器读取连续的多个数据，并基于从处理器接收到的关于压缩对象数据的信息，对除多个数据中的非压缩对象的数据之外的多个压缩对象数据进行压缩，来生成要保存在存储组件中的压缩数据。
-
Patent Agency Ranking
公开(公告)号：CN115129237A
公开(公告)日：2022-09-30
申请号：CN202110907201.X
申请日：2021-08-09
Applicant: 株式会社日立制作所
IPC: G06F3/06 , G06F12/0802
Abstract: 本发明提供一种存储系统和存储系统的控制方法，其在由多个控制器构成的、采用追加记录型数据保存方式的存储系统中，确保故障发生时的数据的一致性同时实现较高的I/O处理性能。在元数据的双重化之前，将包含实施前滚或回滚所需的信息的恢复数据保存在各控制器中之后，进行元数据的双重化。另外，将恢复数据的保存处理和元数据的双重化分流至硬件加速器。
-
公开(公告)号：CN113253911A
公开(公告)日：2021-08-13
申请号：CN202010805941.8
申请日：2020-08-12
Applicant: 株式会社日立制作所
IPC: G06F3/06
Abstract: 本发明提供一种存储系统和输入输出控制方法。该存储系统包括：接受输入输出请求并进行数据的输入输出处理的第一运算装置；与所述第一运算装置连接的第一存储器；和能够存储数据的多个存储驱动器，其中，所述存储系统还具有：第二运算装置；和与所述第二运算装置连接的第二存储器，所述第一运算装置指示所述存储驱动器进行数据的读取，所述存储驱动器读取所述数据，并将所述数据保存在所述第二存储器中，所述第二运算装置将保存在所述第二存储器中的数据保存到所述第一存储器中，所述第一运算装置将保存在所述第一存储器中的数据发送至涉及所述数据的读取请求的请求源。根据本发明，能够实现可靠性和IO处理性能高的存储系统。
-
公开(公告)号：CN113253911B
公开(公告)日：2024-06-04
申请号：CN202010805941.8
申请日：2020-08-12
Applicant: 株式会社日立制作所
IPC: G06F3/06
Abstract: 本发明提供一种存储系统和输入输出控制方法。该存储系统包括：接受输入输出请求并进行数据的输入输出处理的第一运算装置；与所述第一运算装置连接的第一存储器；和能够存储数据的多个存储驱动器，其中，所述存储系统还具有：第二运算装置；和与所述第二运算装置连接的第二存储器，所述第一运算装置指示所述存储驱动器进行数据的读取，所述存储驱动器读取所述数据，并将所述数据保存在所述第二存储器中，所述第二运算装置将保存在所述第二存储器中的数据保存到所述第一存储器中，所述第一运算装置将保存在所述第一存储器中的数据发送至涉及所述数据的读取请求的请求源。根据本发明，能够实现可靠性和IO处理性能高的存储系统。
-
公开(公告)号：CN104969167B
公开(公告)日：2018-01-09
申请号：CN201380071894.7
申请日：2013-05-31
Applicant: 株式会社日立制作所
CPC classification number: G06F3/061 , G06F3/0613 , G06F3/0631 , G06F3/0658 , G06F3/0659 , G06F3/0673 , G06F3/0689
Abstract: 主机(101)对设置于对多个存储区域进行访问的接口、且与所述多个存储区域分别对应的多个处理器进行控制，该主机(101)具有：更新部(701)，当输入有分别输出至所述多个存储区域中的某一个存储区域的指令的指令列时，对如下负荷进行更新，该负荷是由所述多个处理器中的各处理器针对与该处理器对应的存储区域正在执行中的指令引起的负荷；选择部(702)，对于所述指令列中的某一个指令，基于利用所述更新部(701)更新后的、按每个处理器的正在执行中的指令而引起的负荷，从所述多个处理器中选择成为所述某一个指令的分配目的地的处理器；以及输出部(703)，将所述某一个指令输出至由所述选择部(702)选择的处理器。
-
公开(公告)号：CN104969167A
公开(公告)日：2015-10-07
申请号：CN201380071894.7
申请日：2013-05-31
Applicant: 株式会社日立制作所
CPC classification number: G06F3/061 , G06F3/0613 , G06F3/0631 , G06F3/0658 , G06F3/0659 , G06F3/0673 , G06F3/0689
Abstract: 主机(101)对设置于对多个存储区域进行访问的接口、且与所述多个存储区域分别对应的多个处理器进行控制，该主机(101)具有：更新部(701)，当输入有分别输出至所述多个存储区域中的某一个存储区域的指令的指令列时，对如下负荷进行更新，该负荷是由所述多个处理器中的各处理器针对与该处理器对应的存储区域正在执行中的指令引起的负荷；选择部(702)，对于所述指令列中的某一个指令，基于利用所述更新部(701)更新后的、按每个处理器的正在执行中的指令而引起的负荷，从所述多个处理器中选择成为所述某一个指令的分配目的地的处理器；以及输出部(703)，将所述某一个指令输出至由所述选择部(702)选择的处理器。
-
-
-
-
-
Search Results
6
records
(took 0.018 seconds)
