-
公开(公告)号：CN109478162A
公开(公告)日：2019-03-15
申请号：CN201680087491.5
申请日：2016-09-26
Applicant: 株式会社日立制作所
IPC: G06F12/06 , G11C11/413
Abstract: 本发明提供一种半导体存储装置，其无需对通用存储控制器追加信号线就能够增加可选择的芯片数。半导体存储装置包括：存储控制器；多个存储器芯片；选择部，其与上述存储控制器连接，并且能够选择上述多个存储器芯片中的任意者来与上述多个存储器芯片连接；和切换部，其与上述存储控制器和上述选择部连接。上述存储控制器与上述选择部通过传输从上述存储控制器输出的用于选择上述存储器芯片的第一信号的信号线连接。上述存储控制器与上述切换部通过传输从上述存储控制器输出的用于选择上述存储器芯片的第二信号的信号线连接。
-
公开(公告)号：CN103597461B
公开(公告)日：2016-04-27
申请号：CN201180071483.9
申请日：2011-09-30
Applicant: 株式会社日立制作所
CPC classification number: G06F3/0608 , G06F3/0626 , G06F3/0635 , G06F3/0647 , G06F3/0658 , G06F3/0685 , G06F3/0688 , G06F12/0246 , G06F13/16 , G06F13/1684 , G06F13/4022
Abstract: 非易失性半导体存储系统具有：多个非易失性半导体存储介质；具有与多个非易失性半导体存储介质连接的介质接口组（1个以上的接口设备）的控制电路；多个开关。介质接口组和多个开关通过数据总线而连接，各开关和各2个以上的非易失性芯片通过数据总线而连接。开关构成为，切换与介质接口组连接的数据总线和与连接在该开关上的多个非易失性芯片中的任意一个连接的数据总线之间的连接。控制电路将写入对象的数据分割成多个数据要素，通过控制多个开关来切换连接，将多个数据要素分散地发送到多个非易失性芯片。
-
公开(公告)号：CN104115109A
公开(公告)日：2014-10-22
申请号：CN201280069439.9
申请日：2012-02-08
Applicant: 株式会社日立制作所
CPC classification number: G06F3/0605 , G06F3/0608 , G06F3/0616 , G06F3/0647 , G06F3/0659 , G06F3/0665 , G06F3/067 , G06F3/0688
Abstract: 一种存储装置，被提供有多个非易失性半导体存储介质和存储控制器，该存储控制器耦合到该多个半导体存储介质。存储控制器基于已经获取的剩余寿命长度信息标识第一半导体存储单元和第二半导体存储单元，该第一半导体存储单元是至少一个半导体存储介质，该第二半导体存储单元是至少一个半导体存储介质并且被提供有比第一半导体存储单元的剩余寿命长度短的剩余寿命长度。而且，存储控制器基于指示与针对每个逻辑存储区域的写入有关的统计结果的统计信息标识用于第一半导体存储单元的第一逻辑存储区域和用于第二半导体存储单元的第二逻辑存储区域，该第二逻辑存储区域被提供有比第一逻辑存储区域的写入负荷高的写入负荷。存储控制器从第一逻辑存储区域和第二逻辑存储区域读取数据并且向第二逻辑存储区域写入已经从第一逻辑存储区域读取的数据和/或向第一逻辑存储区域写入已经从第二逻辑存储区域读取的数据。
-
公开(公告)号：CN109478162B
公开(公告)日：2023-01-03
申请号：CN201680087491.5
申请日：2016-09-26
Applicant: 株式会社日立制作所
IPC: G06F12/06 , G11C11/413
Abstract: 本发明提供一种半导体存储装置，其无需对通用存储控制器追加信号线就能够增加可选择的芯片数。半导体存储装置包括：存储控制器；多个存储器芯片；选择部，其与上述存储控制器连接，并且能够选择上述多个存储器芯片中的任意者来与上述多个存储器芯片连接；和切换部，其与上述存储控制器和上述选择部连接。上述存储控制器与上述选择部通过传输从上述存储控制器输出的用于选择上述存储器芯片的第一信号的信号线连接。上述存储控制器与上述切换部通过传输从上述存储控制器输出的用于选择上述存储器芯片的第二信号的信号线连接。
-
公开(公告)号：CN102257469B
公开(公告)日：2014-12-10
申请号：CN200980129939.5
申请日：2009-03-02
Applicant: 株式会社日立制作所
CPC classification number: G06F3/0689 , G06F3/061 , G06F3/0631 , G06F3/0647 , G06F3/0658 , G06F9/5083
Abstract: 基于由用户考虑到由在多个非对称核中的负载分配造成的负载改变进行的设置，选择并执行最佳负载分配处理。具有多个核的控制器基于LU所要权管理信息对每一个LU提取指示具有LU所有权的核和作为LU所有权改变目的地的候补核之间的关系的模式；对每一个LU测量多个资源的使用情况；基于测量结果对每一个LU预测多个资源的使用情况的改变和要由转移处理本身产生的开销；基于各个预测结果选择与用户的设置信息匹配的模式；并将LU所有权转移到属于所选择的模式的核。
-
Patent Agency Ranking
公开(公告)号：CN103874979A
公开(公告)日：2014-06-18
申请号：CN201180074112.6
申请日：2011-12-08
Applicant: 株式会社日立制作所
IPC: G06F3/06
CPC classification number: G06F3/065 , G06F3/0626 , G06F3/0632 , G06F3/064 , G06F3/0658 , G06F3/0685 , G06F3/0689 , G06F11/1076 , G06F2212/401
Abstract: 第一存储系统包括第一RAID群组，该第一RAID群组包括构成第一逻辑卷的基础的多个第一存储设备。第二存储系统包括第二RAID群组，该第二RAID群组包括构成第二逻辑卷的基础的多个第二存储设备。第一RAID群组的RAID配置和第二RAID群组的RAID配置是相同的，并且各个第一存储设备的压缩/解压缩功能的类型和各个第二存储设备的压缩/解压缩功能的类型是相同的。在不针对第一逻辑卷内的数据执行解压缩的情况下，从第一存储设备读取已压缩数据，以及向第二存储设备写入读取的已压缩数据，读取的已压缩数据在第二RAID群组中的RAID中的位置与在第一存储设备的RAID中的位置相同。
-
公开(公告)号：CN113495685A
公开(公告)日：2021-10-12
申请号：CN202010757263.2
申请日：2020-07-31
Applicant: 株式会社日立制作所
IPC: G06F3/06
Abstract: 本发明提供一种复合系统和数据传输方法，在包括服务器、一个以上的具有缓存和存储控制器的存储系统以及一个以上的包括存储介质的存储盒的复合系统中，在执行写处理时，按照存储控制装置的指示，直接由存储盒接收从服务器发送来的数据，由此实现网络负荷的降低。本发明的复合系统，其包括一个以上的具有缓存和存储控制器的存储系统以及一个以上的包括存储介质的存储盒，存储盒基于从服务器接收到的写数据来生成冗余数据，将写数据和冗余数据写入存储介质，存储盒在不能生成冗余数据或不能将写数据和冗余数据写入存储介质时，将写数据发送至存储系统，存储系统将接收到的写数据保存在所述缓存中。
-
公开(公告)号：CN105867840B
公开(公告)日：2018-10-16
申请号：CN201610165063.1
申请日：2011-09-30
Applicant: 株式会社日立制作所
Abstract: 非易失性半导体存储系统具有：多个非易失性半导体存储介质；具有与多个非易失性半导体存储介质连接的介质接口组(1个以上的接口设备)的控制电路；多个开关。介质接口组和多个开关通过数据总线而连接，各开关和各2个以上的非易失性芯片通过数据总线而连接。开关构成为，切换与介质接口组连接的数据总线和与连接在该开关上的多个非易失性芯片中的任意一个连接的数据总线之间的连接。控制电路将写入对象的数据分割成多个数据要素，通过控制多个开关来切换连接，将多个数据要素分散地发送到多个非易失性芯片。
-
公开(公告)号：CN105867840A
公开(公告)日：2016-08-17
申请号：CN201610165063.1
申请日：2011-09-30
Applicant: 株式会社日立制作所
CPC classification number: G06F3/0608 , G06F3/0626 , G06F3/0635 , G06F3/0647 , G06F3/0658 , G06F3/0685 , G06F3/0688 , G06F12/0246 , G06F13/16 , G06F13/1684 , G06F13/4022
Abstract: 非易失性半导体存储系统具有：多个非易失性半导体存储介质；具有与多个非易失性半导体存储介质连接的介质接口组(1个以上的接口设备)的控制电路；多个开关。介质接口组和多个开关通过数据总线而连接，各开关和各2个以上的非易失性芯片通过数据总线而连接。开关构成为，切换与介质接口组连接的数据总线和与连接在该开关上的多个非易失性芯片中的任意一个连接的数据总线之间的连接。控制电路将写入对象的数据分割成多个数据要素，通过控制多个开关来切换连接，将多个数据要素分散地发送到多个非易失性芯片。
-
公开(公告)号：CN113495685B
公开(公告)日：2024-05-17
申请号：CN202010757263.2
申请日：2020-07-31
Applicant: 株式会社日立制作所
IPC: G06F3/06
Abstract: 本发明提供一种复合系统和数据传输方法，在包括服务器、一个以上的具有缓存和存储控制器的存储系统以及一个以上的包括存储介质的存储盒的复合系统中，在执行写处理时，按照存储控制装置的指示，直接由存储盒接收从服务器发送来的数据，由此实现网络负荷的降低。本发明的复合系统，其包括一个以上的具有缓存和存储控制器的存储系统以及一个以上的包括存储介质的存储盒，存储盒基于从服务器接收到的写数据来生成冗余数据，将写数据和冗余数据写入存储介质，存储盒在不能生成冗余数据或不能将写数据和冗余数据写入存储介质时，将写数据发送至存储系统，存储系统将接收到的写数据保存在所述缓存中。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.023 seconds)
