公开(公告)号：CN113380871B

公开(公告)日：2024-06-11

申请号：CN202010854203.2

申请日：2020-08-24

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 花形祥子

IPC: H01L29/06 ,  H01L29/861 ,  H01L29/739

Abstract: 提供在切断电流时能够降低发生半导体装置的破坏的可能性的半导体装置，该半导体装置具备第1电极、第1导电型的第1至第3半导体区域、第2导电型的第4半导体区域及第2电极。第2半导体区域设置于第1半导体区域之上并沿第1面设置于第1半导体区域的周围。第1面包括与第1方向垂直的第2方向和与第1方向及第2方向垂直的第3方向。在沿第1方向和与第1方向垂直且与第2方向及第3方向交叉的第4方向的第1截面中，第1半导体区域的第1外缘位于比第4半导体区域的第2外缘靠内侧的位置。第1截面中的第1外缘与第2外缘间的第4方向的第1距离比沿着第1方向及第2方向的第2截面中的第1外缘与第2外缘间的第2方向的第2距离长。

公开(公告)号：CN115832003A

公开(公告)日：2023-03-21

申请号：CN202210131976.7

申请日：2022-02-14

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 花形祥子

IPC: H01L29/06 ,  H01L27/07

Abstract: 实施方式提供一种能够在抑制回跳的同时降低损失的半导体装置。实施方式的半导体装置具有：第1电极；第1半导体层，在二极管区域中设置在第1电极上；第2半导体层，在IGBT区域中设置在第1电极上；半导体部，设置在第1半导体层及第2半导体层上，上层部中的位于二极管区域内而与IGBT区域相邻的第1区域的杂质浓度比位于二极管区域内而从IGBT区域隔开的第2区域的杂质浓度低；第3半导体层，设置在半导体部上；第4半导体层，在IGBT区域中设置在第3半导体层的上层部；第3电极，在从第4半导体层朝向半导体部的方向上延伸；以及绝缘膜，设置在第2电极、第3半导体层、半导体部及第3电极之间。

公开(公告)号：CN115117162A

公开(公告)日：2022-09-27

申请号：CN202110835833.X

申请日：2021-07-23

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 安原纪夫 ,  岩鍜治阳子 ,  川口雄介 ,  吉川大辉 ,  松下宪一 ,  花形祥子 ,  末代知子 ,  系数裕子 ,  河村圭子

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 实施方式提供能够降低开关损耗的半导体装置及半导体电路。实施方式的半导体装置具备：半导体层，具有第一面及第二面、从第一面侧到第二面侧依次具有第一导电型的第一半导体区域、第二导电型的第二半导体区域、第一导电型的第三半导体区域和第二导电型的第四半导体区域，并具有第一面侧的第一沟槽和第二沟槽；第一沟槽之中的第一栅极电极；第一导电层，与第一沟槽之中的第一栅极电极与第二面之间的第一栅极电极分离；第二沟槽之中的第二栅极电极；第二沟槽之中的第二栅极电极和第二面之间的第二导电层；第一面侧的第一电极；第二面的第二电极；与第一栅极电极电连接的第一栅极电极焊盘；及与第二栅极电极电连接的第二栅极电极焊盘。

公开(公告)号：CN114188420A

公开(公告)日：2022-03-15

申请号：CN202110818276.0

申请日：2021-07-20

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 花形祥子

IPC: H01L29/861 ,  H01L29/06 ,  H01L21/328

Abstract: 实施方式提供能够提高电流断路时的电气特性的半导体装置。实施方式的半导体装置包括第1电极、第1导电型的多个第1半导体区域、第2导电型的多个第2半导体区域、第1导电型的第3半导体区域、第2导电型的多个第4半导体区域、第2导电型的多个第5半导体区域、第2电极。第1、2半导体区域设置于第1电极之上。第3半导体区域设置于第1及第2半导体区域之上。第4半导体区域设置于第3半导体区域之上。第5半导体区域设置于第3半导体区域之上。第2电极设置于第4及第5半导体区域之上。第2及第5半导体区域在与第1方向以及第2方向垂直的第3方向上延伸。多个第5半导体区域位于多个第2半导体区域各自的正上方。

公开(公告)号：CN116799049A

公开(公告)日：2023-09-22

申请号：CN202210943334.7

申请日：2022-08-08

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 花形祥子

IPC: H01L29/739 ,  H01L29/36 ,  H01L29/06 ,  H01L29/10

Abstract: 实施方式提供一种能够抑制恢复时的电压振动的半导体装置。有关实施方式的半导体装置包括第1～第2电极和第1～第5半导体区域。第1半导体区域设置在第1电极之上，与第1电极电连接，是第1导电型。第2半导体区域设置在第1半导体区域之上，是第1导电型。第3半导体区域设置在第2半导体区域的一部分之上，是第1导电型。第4半导体区域设置在第2半导体区域之上及第3半导体区域之上，是第2导电型。第5半导体区域设置在第4半导体区域的一部分之上，是第2导电型。第5半导体区域的至少一部分位于第3半导体区域的至少一部分的上方。第2电极设置在第5半导体区域之上，与第5半导体区域电连接。

公开(公告)号：CN115117164A

公开(公告)日：2022-09-27

申请号：CN202110878851.6

申请日：2021-08-02

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 花形祥子

IPC: H01L29/739 ,  H01L29/861 ,  H01L29/06

Abstract: 实施方式涉及半导体装置，多个IGBT区域和多个二极管区域沿第一方向交替设定，并具有第一～第三电极和半导体部分。所述半导体部分具有第一导电型的集电极层、第二导电型的低浓度和高浓度的阴极层、第二导电型的漂移层、第一导电型的阳极层及基极层、以及第二导电型的发射极层。所述低浓度阴极层和所述高浓度阴极层与所述第一电极相接。当将所述半导体部分的下表面中的所述二极管区域沿着所述第一方向三等分为第一周边区域、中央区域以及第二周边区域时，所述中央区域中的所述低浓度阴极层的面积率比所述第一周边区域以及所述第二周边区域中的所述低浓度阴极层的面积率高。

公开(公告)号：CN113380871A

公开(公告)日：2021-09-10

申请号：CN202010854203.2

申请日：2020-08-24

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 花形祥子

IPC: H01L29/06 ,  H01L29/861 ,  H01L29/739

Abstract: 提供在切断电流时能够降低发生半导体装置的破坏的可能性的半导体装置，该半导体装置具备第1电极、第1导电型的第1至第3半导体区域、第2导电型的第4半导体区域及第2电极。第2半导体区域设置于第1半导体区域之上并沿第1面设置于第1半导体区域的周围。第1面包括与第1方向垂直的第2方向和与第1方向及第2方向垂直的第3方向。在沿第1方向和与第1方向垂直且与第2方向及第3方向交叉的第4方向的第1截面中，第1半导体区域的第1外缘位于比第4半导体区域的第2外缘靠内侧的位置。第1截面中的第1外缘与第2外缘间的第4方向的第1距离比沿着第1方向及第2方向的第2截面中的第1外缘与第2外缘间的第2方向的第2距离长。