公开(公告)号：CN113451298B

公开(公告)日：2024-08-13

申请号：CN202010892612.1

申请日：2020-08-31

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 堀阳一 ,  小林政和

IPC: H01L27/06 ,  H01L29/868 ,  H01L29/872

Abstract: 半导体装置具备：第一电极、第二电极、具有第一面和第二面的半导体层，该半导体层包含：与第一电极相接的第一～第三半导体区域；第二半导体区域和第三半导体区域，设于第一面与第一半导体区域之间，沿与第一面平行的第一方向延伸；第四半导体区域，设于第一面与第一半导体区域之间，夹在第二与第三半导体区域之间，电连接于第一电极；以及第五半导体区域，设于第一与第四半导体区域之间，杂质浓度比第一半导体区域高，包含第一部分，在第二方向上，第四半导体区域的第一宽度比第二半导体区域的第二宽度大、第二半导体区域与第一部分之间的第一距离小于第二与第四半导体区域之间的第二距离，第一部分的第三宽度比第一宽度小。

公开(公告)号：CN113451298A

公开(公告)日：2021-09-28

申请号：CN202010892612.1

申请日：2020-08-31

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 堀阳一 ,  小林政和

IPC: H01L27/06 ,  H01L29/868 ,  H01L29/872

Abstract: 半导体装置具备：第一电极、第二电极、具有第一面和第二面的半导体层，该半导体层包含：与第一电极相接的第一～第三半导体区域；第二半导体区域和第三半导体区域，设于第一面与第一半导体区域之间，沿与第一面平行的第一方向延伸；第四半导体区域，设于第一面与第一半导体区域之间，夹在第二与第三半导体区域之间，电连接于第一电极；以及第五半导体区域，设于第一与第四半导体区域之间，杂质浓度比第一半导体区域高，包含第一部分，在第二方向上，第四半导体区域的第一宽度比第二半导体区域的第二宽度大、第二半导体区域与第一部分之间的第一距离小于第二与第四半导体区域之间的第二距离，第一部分的第三宽度比第一宽度小。

公开(公告)号：CN102694032B

公开(公告)日：2015-06-17

申请号：CN201210060051.4

申请日：2012-03-09

Applicant: 株式会社东芝

Inventor： 小林政和

IPC: H01L29/861 ,  H01L29/06

CPC classification number: H01L29/0615 ,  H01L29/7395

Abstract: 本发明提供一种功率用半导体装置，具备：第1导电类型的第1半导体层(1)、第1导电类型的第2半导体层(2)、第2导电类型的第3半导体层(3)、第2导电类型的第4半导体层(4)、第1主电极(5)及第2主电极(6)。第2半导体层(2)设置在第1半导体层(1)上，第3半导体层(3)选择性地设置于第2半导体层(2)的表面。第4半导体层(4)选择性地设置于第3半导体层(3)的表面，具有比第3半导体层(3)的第2导电类型杂质的浓度高的第2导电类型杂质的浓度。第3半导体层(3)具有载流子寿命降低区域，该载流子寿命降低区域与第4半导体层(4)的底面邻接并与第2半导体层(2)有间隔，被处理为使载流子寿命变短。

公开(公告)号：CN102694032A

公开(公告)日：2012-09-26

申请号：CN201210060051.4

申请日：2012-03-09

Applicant: 株式会社东芝

Inventor： 小林政和

IPC: H01L29/861 ,  H01L29/06

CPC classification number: H01L29/0615 ,  H01L29/7395

Abstract: 本发明提供一种功率用半导体装置，具备：第1导电类型的第1半导体层(1)、第1导电类型的第2半导体层(2)、第2导电类型的第3半导体层(3)、第2导电类型的第4半导体层(4)、第1主电极(5)及第2主电极(6)。第2半导体层(2)设置在第1半导体层(1)上，第3半导体层(3)选择性地设置于第2半导体层(2)的表面。第4半导体层(4)选择性地设置于第3半导体层(3)的表面，具有比第3半导体层(3)的第2导电类型杂质的浓度高的第2导电类型杂质的浓度。第3半导体层(3)具有载流子寿命降低区域，该载流子寿命降低区域与第4半导体层(4)的底面邻接并与第2半导体层(2)有间隔，被处理为使载流子寿命变短。

公开(公告)号：CN102694018A

公开(公告)日：2012-09-26

申请号：CN201210060032.1

申请日：2012-03-09

Applicant: 株式会社东芝

Inventor： 镰田周次 ,  小林政和

IPC: H01L29/739 ,  H01L29/423

CPC classification number: H01L29/7397 ,  H01L29/0834 ,  H01L29/51

Abstract: 本发明提供一种功率用半导体装置，具备p型集电极层、n型基极层、p型基极层、n型源极层、栅电极、层间绝缘膜、集电极以及发射极。p型基极层的杂质浓度从p型基极层的上端部朝向n型基极层而单调减少。栅电极具有第1部分和第2部分。第1部分隔着栅极绝缘膜的第1部分而与p型基极层的底端部相对。第2部分与栅电极的第1部分的上部连续并隔着栅极绝缘膜的第2部分而与p型基极层的上端部相对。在栅极绝缘膜的第1部分与p型基极层的底端部之间形成粒子数反转层的阈值大于等于在栅极绝缘膜的第2部分与p型基极层的上端部之间形成粒子数反转层的阈值。

公开(公告)号：CN102412288A

公开(公告)日：2012-04-11

申请号：CN201110265957.5

申请日：2011-09-08

Applicant: 株式会社东芝

Inventor： 小林俊章 ,  小林政和

IPC: H01L29/739 ,  H01L29/08

CPC classification number: H01L29/7397 ,  H01L29/0834

Abstract: 本发明提供逆导型绝缘栅双极晶体管。根据一个实施方式，在逆导型绝缘栅双极晶体管中，缓冲层设于第二基底层的背面，杂质浓度比第二基底层高。第一集电极层与缓冲层的背面的一部分相接，杂质浓度比第二基底层高。第二集电极层与缓冲层的背面的一部分相接，包围第一集电极层地设置，杂质浓度比第一基底层高。第三集电极层与缓冲层的背面的一部分相接，包围第二集电极层地设置，杂质浓度比第二集电极层低。