半导体装置
    1.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN116192105A

    公开(公告)日:2023-05-30

    申请号:CN202210936105.2

    申请日:2022-08-05

    Abstract: 实施方式的半导体装置包含输入端、输出端及控制端和所述输入端及所述输出端之间的第一晶体管及第二晶体管。所述第一晶体管具有第一端、第二端、第一栅极及第一主体。所述第二晶体管具有第三端、第四端、第二栅极及第二主体,所述第三端连接于所述第二端。所述半导体装置包含:连接于所述第一端的第一电阻;所述第一电阻及所述第二端之间的第二电阻;连接于所述第三端的第三电阻;所述第三电阻及所述第四端之间的第四电阻;所述第一主体与将所述第三电阻及所述第四电阻连接的节点之间的第一二极管;以及所述第二主体与将所述第一电阻及所述第二电阻连接的节点之间的第二二极管。

    半导体装置
    2.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN116192112A

    公开(公告)日:2023-05-30

    申请号:CN202210974231.7

    申请日:2022-08-15

    Abstract: 实施方式提供高品质的半导体装置。实施方式的半导体装置包含串联连接在输入端与输出端之间的多个晶体管。所述多个晶体管包含:第一晶体管,具有用于所述串联连接的第一端及第二端;以及第二晶体管,具有用于所述串联连接的第三端及第四端、第一栅极以及第一基体。所述第三端与所述第二端连接。所述半导体装置包含串联连接于所述第一基体与所述第一端之间的第三晶体管及第1二极管。所述第三晶体管具有与所述第一栅极连接的第二栅极。所述第1二极管的阳极设置于所述第一基体以及所述第一端中的所述第一基体侧,所述第1二极管的阴极设置于所述第一基体以及所述第一端中的所述第一端侧。

    高频开关及半导体装置
    3.
    发明公开

    公开(公告)号:CN117728813A

    公开(公告)日:2024-03-19

    申请号:CN202310063193.4

    申请日:2023-01-17

    Inventor: 寺口贵之

    Abstract: 本发明的实施方式涉及高频开关及半导体装置。实施方式的高频开关是SPnT型即单刀多掷型的高频开关,具有:第一RF端子、第二RF端子、一个RF共用端子、分别设置于第一RF端子与RF共用端子之间及第二RF端子与RF共用端子之间的第一MOS晶体管、以及与第一MOS晶体管处于关断状态下的非选择状态的第一RF端子或者第二RF端子分别连接的终端电阻,在高频开关中,具有分别并联连接于终端电阻且进行与第一MOS晶体管相同的控制的第二MOS晶体管。

    高频半导体集成电路
    4.
    发明公开

    公开(公告)号:CN118694351A

    公开(公告)日:2024-09-24

    申请号:CN202310857447.X

    申请日:2023-07-13

    Inventor: 寺口贵之

    Abstract: 本发明的实施方式涉及高频半导体集成电路。根据实施方式,高频半导体集成电路包含第一输入端子(RFC)、第二输入端子(CTRL)、第一输出端子(RF1)、第二输出端子(RF2)、第一开关电路(SW1a)、第二开关电路(SW2a)、第三开关电路(SW1b)以及第四开关电路(SW2b)。在将第一输入端子的连接对象从第一输出端子切换为第二输出端子的情况下,在将第一开关电路从接通状态设为切断状态的第一切换动作以及将第二开关电路从切断状态设为接通状态的第二切换动作完成后,将第三开关电路从接通状态设为切断状态的第三切换动作以及将第四开关电路从切断状态设为接通状态的第四切换动作完成。

    高频开关及半导体装置
    5.
    发明公开

    公开(公告)号:CN117749151A

    公开(公告)日:2024-03-22

    申请号:CN202310049524.9

    申请日:2023-02-01

    Inventor: 寺口贵之

    Abstract: 本发明的实施方式涉及高频开关及半导体装置。实施方式的高频开关在具有n个RF端子及1个RF公共端子的SPnT型即单刀多掷型的高频开关中,具有:m个第一MOS晶体管,串联连接于n个RF端子之中的1个RF端子和RF公共端子之间;m-1个第二MOS晶体管,分别将一端连接于m个第一MOS晶体管之中的相邻的第一MOS晶体管间;以及电容器,连接于如下的第二MOS晶体管的另一端与接地之间,该第二MOS晶体管的一端与一端被连接于1个RF端子的第一MOS晶体管的另一端连接,其中n为2以上的整数,m为2以上的整数。

    开关电路
    6.
    发明公开
    开关电路 审中-实审

    公开(公告)号:CN119602569A

    公开(公告)日:2025-03-11

    申请号:CN202410174076.X

    申请日:2024-02-07

    Abstract: 实施方式涉及开关电路。实施方式的开关电路具备连接于第一节点的第一端子、具有连接于第一节点的第一端以及连接于第二节点的第二端的第一开关、并联连接于第二与第三节点之间的第二开关以及第一电阻、连接于第三节点的第二端子、具有连接于第二节点的第一端的第三开关、具有连接于第三开关的第二端的第一端以及接地的第二端的第一电感、具有连接于第一节点的第一端以及连接于第四节点的第二端的第四开关、并联连接于第四与第五节点之间的第五开关以及第二电阻、连接于第五节点的第三端子、具有连接于第四节点的第一端的第六开关、具有连接于第六开关的第二端的第一端以及接地的第二端的第二电感。

    半导体开关电路
    7.
    发明公开

    公开(公告)号:CN104009741A

    公开(公告)日:2014-08-27

    申请号:CN201310375389.3

    申请日:2013-08-26

    Inventor: 寺口贵之

    CPC classification number: H03K17/302 H03K17/007 H03K17/693

    Abstract: 根据一个实施方式,半导体开关电路具有:第1半导体开关部,一端与共通端子分别连接,且具有第1阈值;以及第2半导体开关部,一端与所述第1半导体开关部的另一端分别连接,且具有小于所述第1阈值的第2阈值。

    开关电路
    8.
    发明公开

    公开(公告)号:CN103456713A

    公开(公告)日:2013-12-18

    申请号:CN201310051656.1

    申请日:2013-02-16

    Inventor: 寺口贵之

    Abstract: 本发明提供一种能进一步减小导通电阻与布线间电容之积的开关电路。开关电路具备源布线,所述源布线设置在第三布线层,在第二方向上延伸,并与第七通孔布线的另一端连接。开关电路具备漏布线,所述漏布线设置在第三布线层,与源布线相邻地在第二方向上延伸,并与第八通孔布线的另一端和第九通孔布线的另一端连接。第四布线不位于与漏布线相对的区域,第五和第六布线不位于与源布线相对的区域。

    开关电路
    9.
    发明授权

    公开(公告)号:CN103456713B

    公开(公告)日:2016-04-20

    申请号:CN201310051656.1

    申请日:2013-02-16

    Inventor: 寺口贵之

    Abstract: 本发明提供一种能进一步减小导通电阻与布线间电容之积的开关电路。开关电路具备源布线,所述源布线设置在第三布线层,在第二方向上延伸,并与第七通孔布线的另一端连接。开关电路具备漏布线,所述漏布线设置在第三布线层,与源布线相邻地在第二方向上延伸,并与第八通孔布线的另一端和第九通孔布线的另一端连接。第四布线不位于与漏布线相对的区域,第五和第六布线不位于与源布线相对的区域。

    调节器以及开关装置
    10.
    发明公开

    公开(公告)号:CN104377956A

    公开(公告)日:2015-02-25

    申请号:CN201410043004.8

    申请日:2014-01-29

    Inventor: 寺口贵之

    Abstract: 本发明提供一种能够降低消耗电流的调节器。调节器具备阳极与电源连接,阴极与输出比电源电压高的第1电压的第1输出连接的第1二极管。调节器具备连接于第1二极管的阴极与接地之间的第1电容器。调节器具备输出与比较第1电压和第1阈值而得到的结果对应的第1助推信号的反馈电路。调节器具备包括振荡器和第1缓冲器电路的时钟生成电路,该振荡器输出振荡信号,该第1缓冲器电路根据振荡信号输出第1时钟信号并且根据第1助推信号而所供给的驱动电流被控制从而针对第1时钟信号的驱动能力变化。调节器具备根据第1时钟信号,输出第1电压的电荷泵。

Patent Agency Ranking