公开(公告)号：CN110896103B

公开(公告)日：2024-02-02

申请号：CN201910112527.6

申请日：2019-02-13

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 井野户秀和 ,  高田修 ,  田村至 ,  寺田直纯 ,  北原宏良

IPC: H01L29/78 ,  H01L27/088 ,  H01L21/8234 ,  H01L21/336

Abstract: 本发明提供能够实现小型化的半导体装置。半导体装置具备：第一导电型的第一半导体区域；第二导电型的第二半导体区域及第三半导体区域，与所述第一半导体区域相接，且相互隔离；所述第二导电型的第四半导体区域，与所述第一半导体区域相接，配置于所述第二半导体区域与所述第三半导体区域之间，被从所述第二半导体区域及所述第三半导体区域隔离；第一绝缘膜，与所述第一半导体区域中的所述第二半导体区域与所述第四半导体区域之间的第一部分相接；第二绝缘膜，与所述第一半导体区域中的所述第三半导体区域与所述第四半导体区域之间的第二部分相接，且比所述第一绝缘膜厚；第一电极，与所述第一绝缘膜相接；以及第二电极，与所述第二绝缘膜相接。

公开(公告)号：CN110896103A

公开(公告)日：2020-03-20

申请号：CN201910112527.6

申请日：2019-02-13

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 井野户秀和 ,  高田修 ,  田村至 ,  寺田直纯 ,  北原宏良

IPC: H01L29/78 ,  H01L27/088 ,  H01L21/8234 ,  H01L21/336

Abstract: 本发明提供能够实现小型化的半导体装置。半导体装置具备：第一导电型的第一半导体区域；第二导电型的第二半导体区域及第三半导体区域，与所述第一半导体区域相接，且相互隔离；所述第二导电型的第四半导体区域，与所述第一半导体区域相接，配置于所述第二半导体区域与所述第三半导体区域之间，被从所述第二半导体区域及所述第三半导体区域隔离；第一绝缘膜，与所述第一半导体区域中的所述第二半导体区域与所述第四半导体区域之间的第一部分相接；第二绝缘膜，与所述第一半导体区域中的所述第三半导体区域与所述第四半导体区域之间的第二部分相接，且比所述第一绝缘膜厚；第一电极，与所述第一绝缘膜相接；以及第二电极，与所述第二绝缘膜相接。

公开(公告)号：CN112436005B

公开(公告)日：2024-02-09

申请号：CN201911364554.9

申请日：2019-12-26

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 井野户秀和 ,  高田修 ,  寺田直纯 ,  北原宏良

IPC: H01L27/092 ,  H01L29/423

Abstract: 实施方式提供电平移位电路能够长期间稳定地动作的半导体装置。实施方式的半导体装置具备增强型的第1～第6晶体管。上述第1以及上述第4晶体管为p沟道型。上述第2、第3、第5以及第6晶体管为n沟道型。上述第3晶体管的耐压比上述第2晶体管的耐压低。上述第6晶体管的耐压比上述第5晶体管的耐压低。上述第1晶体管、上述第2晶体管、以及上述第3晶体管串联连接在第1电源电位与比上述第1电源电位低的第2电源电位之间。上述第4晶体管、上述第5晶体管、以及上述第6晶体管也串联连接在上述第1电源电位与上述第2电源电位之间。

公开(公告)号：CN111668295A

公开(公告)日：2020-09-15

申请号：CN201910500088.6

申请日：2019-06-11

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 井野户秀和 ,  高田修 ,  寺田直纯 ,  北原宏良

IPC: H01L29/41 ,  H01L29/78

Abstract: 实施方式提供的能够降低噪声的耦合型场效应晶体管具备：第1导电型的第1半导体层；元件分离绝缘体，设置于第1半导体层的上层部分，划分出有源区域；第2半导体层，设置于有源区域内的第1半导体层上，为第2导电型，且第1方向的端部从元件分离绝缘体分离；源极层，设置于第2半导体层上，为第2导电型，杂质浓度比第2半导体层的杂质浓度高；漏极层，设置于第2半导体层上，在与第1方向交叉的第2方向上从源极层分离，为第2导电型，杂质浓度比第2半导体层的杂质浓度高；以及栅极层，设置于第2半导体层上，配置于源极层与漏极层之间，从源极层及漏极层分离，为第1导电型。

公开(公告)号：CN111668295B

公开(公告)日：2023-11-21

申请号：CN201910500088.6

申请日：2019-06-11

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 井野户秀和 ,  高田修 ,  寺田直纯 ,  北原宏良

IPC: H01L29/41 ,  H01L29/78

公开(公告)号：CN112436005A

公开(公告)日：2021-03-02

申请号：CN201911364554.9

申请日：2019-12-26

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 井野户秀和 ,  高田修 ,  寺田直纯 ,  北原宏良

IPC: H01L27/092 ,  H01L29/423

Abstract: 实施方式提供电平移位电路能够长期间稳定地动作的半导体装置。实施方式的半导体装置具备增强型的第1～第6晶体管。上述第1以及上述第4晶体管为p沟道型。上述第2、第3、第5以及第6晶体管为n沟道型。上述第3晶体管的耐压比上述第2晶体管的耐压低。上述第6晶体管的耐压比上述第5晶体管的耐压低。上述第1晶体管、上述第2晶体管、以及上述第3晶体管串联连接在第1电源电位与比上述第1电源电位低的第2电源电位之间。上述第4晶体管、上述第5晶体管、以及上述第6晶体管也串联连接在上述第1电源电位与上述第2电源电位之间。