公开(公告)号：CN104064470B

公开(公告)日：2018-01-05

申请号：CN201410101714.1

申请日：2014-03-19

Applicant: 株式会社东芝

Inventor： 西脇達也 ,  鉾本吉孝 ,  新井雅俊

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423

CPC classification number: H01L29/66719 ,  H01L29/0869 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7813

Abstract: 在本发明的实施方式的半导体装置的制造方法中，蚀刻栅极多晶硅（5）直到从第1半导体层（2）的表面凹陷到栅极沟槽（3）内。层间绝缘膜（6）形成在栅极沟槽（3）内的栅极多晶硅（5）上。通过蚀刻第1半导体层（2）的表面，层间绝缘膜（6）从第1半导体层（2）的表面突出。通过蚀刻从层间绝缘膜（6）延伸并覆盖第3半导体层（8）的表面上的绝缘膜（9）的表面直到第3半导体层（8）的表面露出，从而形成具有绝缘膜（9）的井壁（9）。

公开(公告)号：CN104064470A

公开(公告)日：2014-09-24

申请号：CN201410101714.1

申请日：2014-03-19

Applicant: 株式会社东芝

Inventor： 西脇達也 ,  鉾本吉孝 ,  新井雅俊

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423

CPC classification number: H01L29/66719 ,  H01L29/0869 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/66666 ,  H01L29/7827

Abstract: 在本发明的实施方式的半导体装置的制造方法中，蚀刻栅极多晶硅（5）直到从第1半导体层（2）的表面凹陷到栅极沟槽（3）内。层间绝缘膜（6）形成在栅极沟槽（3）内的栅极多晶硅（5）上。通过蚀刻第1半导体层（2）的表面，层间绝缘膜（6）从第1半导体层（2）的表面突出。通过蚀刻从层间绝缘膜（6）延伸并覆盖第3半导体层（8）的表面上的绝缘膜（9）的表面直到第3半导体层（8）的表面露出，从而形成具有绝缘膜（9）的井壁（9）。