半导体器件及其制造方法

    公开(公告)号:CN100420023C

    公开(公告)日:2008-09-17

    申请号:CN200310103002.5

    申请日:2003-10-28

    Inventor: 稗田克彦

    Abstract: 通过在高频用的MIM电容器中在相同的上下电极间具有不同的电容器绝缘膜结构,同时满足了减少漏泄电流的要求和缩小电容器形成用的面积这2个要求。通过在低漏泄电流为必要的电容器中插入能抑制漏泄电流的电容器绝缘膜层,实现了低漏泄电流的MIM电容器,通过在电容器面积的缩小为必要的电容器中将高介电常数电介质膜用作电容器绝缘膜,实现了电容器面积小的MIM电容器。通过使用相同的上下电极(13)、(17)同时形成具有这二种特性的电容器,减少了工艺成本的上升。

    半导体器件及其制造方法

    公开(公告)号:CN1505155A

    公开(公告)日:2004-06-16

    申请号:CN200310115277.0

    申请日:2003-11-26

    CPC classification number: H01L29/66825 H01L21/28273 H01L29/42324

    Abstract: 本发明提供半导体器件及其制造方法。本发明的目的是消除由多晶硅构成的浮栅电极的最终形成的形状的偏差以抑制非易失性半导体存储元件等的元件间的特性的偏差。其解决方案是在具有层叠了浮栅与控制栅的2层栅结构的非易失性存储元件的半导体器件的制造方法中,在硅衬底(101)上以层叠方式形成了隧道绝缘膜(102)和成为浮栅的多晶的硅层(103)后,对硅层(103)、隧道绝缘膜(102)和衬底(101)进行选择刻蚀以形成元件隔离用槽(106),其次在元件隔离用槽(106)中露出的硅层(103)的侧壁面上形成氮化膜(108),其次在元件隔离用槽(106)内填埋氧化膜(109),然后在氧化膜(109)和硅层(103)上隔着电极间绝缘膜以层叠方式形成成为控制栅的导电膜,然后对导电膜、电极间绝缘膜和硅层(103)进行选择刻蚀以形成控制栅和浮栅。

    半导体器件及其制造方法

    公开(公告)号:CN1499633A

    公开(公告)日:2004-05-26

    申请号:CN200310103002.5

    申请日:2003-10-28

    Inventor: 稗田克彦

    Abstract: 通过在高频用的MIM电容器中在相同的上下电极间具有不同的电容器绝缘膜结构,同时满足了减少漏泄电流的要求和缩小电容器形成用的面积这2个要求。通过在低漏泄电流为必要的电容器中插入能抑制漏泄电流的电容器绝缘膜层,实现了低漏泄电流的MIM电容器,通过在电容器面积的缩小为必要的电容器中将高介电常数电介质膜用作电容器绝缘膜,实现了电容器面积小的MIM电容器。通过使用相同的上下电极(13)、(17)同时形成具有这二种特性的电容器,减少了工艺成本的上升。

Patent Agency Ranking