-
公开(公告)号：CN104166166A
公开(公告)日：2014-11-26
申请号：CN201410094011.0
申请日：2014-03-14
Applicant: 株式会社东芝
CPC classification number: H01F38/14 , B60L11/182 , B60L11/1825 , B60L11/1829 , B60L11/1833 , B60L2230/16 , B60L2270/147 , H02J5/005 , H02J7/0027 , H02J7/025 , H02J50/12 , H02J50/60 , H02J50/80 , H04B5/0037 , H04B5/0075 , Y02T10/7005 , Y02T10/7088 , Y02T90/121 , Y02T90/122 , Y02T90/125 , Y02T90/128 , Y02T90/14 , Y02T90/163
Abstract: 本发明提供一种异物检测装置以及非接触电力传送装置。异物检测装置具备：异物检测部，配置于以非接触方式接受来自送电部的电力的受电部与送电部之间，检测在受电部接受来自送电部的电力时的异物；以及电力控制信号生成部，在由异物检测部检测到异物时，生成用于控制从送电部送电的电力的电力控制信号。
-
公开(公告)号：CN113271088A
公开(公告)日：2021-08-17
申请号：CN202010875170.X
申请日：2020-08-27
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H03K17/06
Abstract: 实施方式提供一种不会使常通型晶体管的特性恶化、并且能够使常通型晶体管可靠地接通/断开的常通型晶体管的驱动电路以及驱动方法。实施方式的常通型晶体管的驱动电路具备：常断型晶体管，具有漏极和主电流路，该漏极与具有源极、漏极以及栅极的常通型晶体管的所述源极连接，该主电流路与所述常通型晶体管的主电流路串联连接；缓冲电路，被高电位侧的第一电压与低电位侧的第二电压偏置，响应驱动信号而将控制所述常通型晶体管的接通/断开的控制信号供给至所述常通型晶体管的栅极；以及电源部，将所述第一电压与所述第二电压供给至所述缓冲电路。
-
公开(公告)号：CN112533321A
公开(公告)日：2021-03-19
申请号：CN202010016121.0
申请日：2020-01-08
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 池内克之
IPC: H05B45/30
Abstract: 本发明的实施方式提供一种能实现低功率消耗进而谋求LED的长寿命化的LED驱动控制电路、电子电路以及LED驱动控制方法。实施方式的LED驱动控制电路输出用于进行LED的驱动的LED驱动控制信号，所述LED构成与基准时钟信号同步地进行绝缘通信的光耦合器，所述LED驱动控制电路包括占空比变更部，该占空比变更部根据基准时钟信号和与基准时钟信号同步的信号，对LED驱动控制信号的占空比进行变更。
-
公开(公告)号：CN110880492A
公开(公告)日：2020-03-13
申请号：CN201910107781.7
申请日：2019-02-02
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 池内克之
Abstract: 实施方式涉及磁耦合器以及通信系统。实施方式的磁耦合器具有第1线圈图案和第2线圈图案。第1线圈图案具有沿第1方向流动电流的第1部分、以及沿与第1方向相反朝向的第2方向流动电流的第2部分。第2线圈图案具有在与第1方向正交的第3方向上与第1部分邻接的第3部分、以及在第3方向上与第2部分邻接而在第1方向上与第3部分连续设置的第4部分。
-
公开(公告)号：CN112533321B
公开(公告)日：2024-01-16
申请号：CN202010016121.0
申请日：2020-01-08
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 池内克之
IPC: H05B45/30
Abstract: 本发明的实施方式提供一种能实现低功率消耗进而谋求LED的长寿命化的LED驱动控制电路、电子电路以及LED驱动控制方法。实施方式的LED驱动控制电路输出用于进行LED的驱动的LED驱动控制信号，所述LED构成与基准时钟信号同步地进行绝缘通信的光耦合器，所述LED驱动控制电路包括占空比变更部，该占空比变更部根据基准时钟信号和与基准时钟信号同步的信号，对LED驱动控制信号的占空比进行变更。
-
Patent Agency Ranking
公开(公告)号：CN110880492B
公开(公告)日：2023-11-24
申请号：CN201910107781.7
申请日：2019-02-02
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 池内克之
Abstract: 实施方式涉及磁耦合器以及通信系统。实施方式的磁耦合器具有第1线圈图案和第2线圈图案。第1线圈图案具有沿第1方向流动电流的第1部分、以及沿与第1方向相反朝向的第2方向流动电流的第2部分。第2线圈图案具有在与第1方向正交的第3方向上与第1部分邻接的第3部分、以及在第3方向上与第2部分邻接而在第1方向上与第3部分连续设置的第4部分。
-
公开(公告)号：CN113271088B
公开(公告)日：2024-10-25
申请号：CN202010875170.X
申请日：2020-08-27
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H03K17/06
Abstract: 实施方式提供一种不会使常通型晶体管的特性恶化、并且能够使常通型晶体管可靠地接通/断开的常通型晶体管的驱动电路以及驱动方法。实施方式的常通型晶体管的驱动电路具备：常断型晶体管，具有漏极和主电流路，该漏极与具有源极、漏极以及栅极的常通型晶体管的所述源极连接，该主电流路与所述常通型晶体管的主电流路串联连接；缓冲电路，被高电位侧的第一电压与低电位侧的第二电压偏置，响应驱动信号而将控制所述常通型晶体管的接通/断开的控制信号供给至所述常通型晶体管的栅极；以及电源部，将所述第一电压与所述第二电压供给至所述缓冲电路。
-
公开(公告)号：CN115079766B
公开(公告)日：2024-09-10
申请号：CN202110906309.7
申请日：2021-08-09
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 池内克之
IPC: G05F1/567
Abstract: 根据本实施方式，带隙型基准电压产生电路具备：第1节点，连接于输出端；第2及第3节点，连接于电流源；第4节点；第1及第2BJ晶体管，基极被连接于所述第1节点；第3BJ晶体管，发射极‑集电极路径被连接在所述第2节点与所述第4节点之间，对所述第1BJ晶体管的输出电流进行放大；以及第4BJ晶体管，发射极‑集电极路径被连接在所述第3节点与所述第4节点之间，对所述第2BJ晶体管的输出电流进行放大。
-
公开(公告)号：CN115079766A
公开(公告)日：2022-09-20
申请号：CN202110906309.7
申请日：2021-08-09
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 池内克之
IPC: G05F1/567
Abstract: 根据本实施方式，带隙型基准电压产生电路具备：第1节点，连接于输出端；第2及第3节点，连接于电流源；第4节点；第1及第2BJ晶体管，基极被连接于所述第1节点；第3BJ晶体管，发射极‑集电极路径被连接在所述第2节点与所述第4节点之间，对所述第1BJ晶体管的输出电流进行放大；以及第4BJ晶体管，发射极‑集电极路径被连接在所述第3节点与所述第4节点之间，对所述第2BJ晶体管的输出电流进行放大。
-
公开(公告)号：CN110880948A
公开(公告)日：2020-03-13
申请号：CN201910021295.3
申请日：2019-01-10
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 池内克之
Abstract: 本发明提供一种磁耦合器以及通信系统。根据实施方式，提供一种具有第1线圈、第2线圈以及第1图案的磁耦合器。第2线圈与第1线圈进行磁耦合。第1图案配置在第1线圈与第2线圈之间。第1图案与第1线圈侧或者第2线圈侧的电路的基准节点电连接。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.015 seconds)
