-
公开(公告)号:CN104022797B
公开(公告)日:2016-05-11
申请号:CN201410277787.6
申请日:2006-01-27
Applicant: 株式会社东芝
CPC classification number: H04W72/085 , H04B1/713 , H04B1/7136 , H04B1/715 , H04B2001/7154 , H04L1/20 , H04L7/0054 , H04W24/08 , H04W52/04 , H04W72/0453 , Y02D70/00
Abstract: 本发明公开了一种无线通信装置以及在其中使用的半导体集成电路装置,接收单元(42)根据跳频确定单元(44)的指示依次使用多个频道来接收分组数据。在进行接收操作时,在没能检测到分组数据的开头时,视为本来应该接收的分组数据由于信道质量恶化而没能接收的分组错误,在估计某个频道的信道质量时,基于针对各个频道中的每一个执行的接收操作的次数和分组错误的次数来计算每个频道的分组错误率,并利用该分组错误率来估计信道质量。
-
公开(公告)号:CN1855771A
公开(公告)日:2006-11-01
申请号:CN200610082090.9
申请日:2006-01-27
Applicant: 株式会社东芝
CPC classification number: H04W72/085 , H04B1/713 , H04B1/7136 , H04B1/715 , H04B2001/7154 , H04L1/20 , H04L7/0054 , H04W24/08 , H04W52/04 , H04W72/0453 , Y02D70/00
Abstract: 本发明公开了一种无线通信装置以及在其中使用的半导体集成电路装置,接收单元(42)根据跳频确定单元(44)的指示依次使用多个频道来接收分组数据。在进行接收操作时,在没能检测到分组数据的开头时,视为本来应该接收的分组数据由于信道质量恶化而没能接收的分组错误,在估计某个频道的信道质量时,基于针对各个频道中的每一个执行的接收操作的次数和分组错误的次数来计算每个频道的分组错误率,并利用该分组错误率来估计信道质量。
-
公开(公告)号:CN1113502C
公开(公告)日:2003-07-02
申请号:CN94112756.7
申请日:1994-12-01
Applicant: 株式会社东芝
IPC: H04L12/04
CPC classification number: H04L49/3009 , H04L49/30 , H04L49/3081 , H04L49/505 , H04L49/557 , H04L2012/5625 , H04L2012/5652 , H04L2012/5674
Abstract: 本发明的交换装置由下述部分构成,即:输入与ATM信元有关的信息数据的输入端口;存储通过该输入端口输入的信息数据的存储器;对于从该存储器读出的信息数据按顺序进行为检索各帧的帧同步处理和为确认信元结构的ATM信元同步处理的处理器以及输出由该处理器处理过的信息数据的输出端口。
-
公开(公告)号:CN1274108C
公开(公告)日:2006-09-06
申请号:CN02157832.X
申请日:1994-12-01
Applicant: 株式会社东芝
CPC classification number: H04L49/3009 , H04L49/30 , H04L49/3081 , H04L49/505 , H04L49/557 , H04L2012/5625 , H04L2012/5652 , H04L2012/5674
Abstract: 一种用于ATM的交换方法,包括下列步骤:接收构成与ATM单元有关的信息数据的位串;将该位串存储到输入FIFO存储器中;在存储于该输入FIFO存储器的位串中检索表示帧开端的位特征;核对该表示帧开端的位特征是否存在于该帧的帧长的开头;寻找该位特征中信元的开端;在该位特征按帧长的间隔顺序出现时,按信元单位进行信息数据的处理;将指示信元流的目标文件的信息存储在输出FIFO存储器中;以及输出该信息。
-
公开(公告)号:CN1249963C
公开(公告)日:2006-04-05
申请号:CN00131900.0
申请日:2000-09-20
Applicant: 株式会社东芝
IPC: H04L12/56
CPC classification number: H04L45/00 , H04L29/06 , H04L45/566 , H04L69/22
Abstract: 本申请公开了一个分组处理设备能够实现快速分组处理,相对于协议变化具有高自适应性和根据网络环境选择最佳的功能实现方案的能力。该分组处理设备具有一个摘要信息产生单元,配置用于从输入分组中提取多个规定的比特序列并且根据多个规定的比特序列值,产生能够规定用于该输入分组的处理的至少一部分的一个摘要信息;和一个分组处理单元,配置用于使用该输入分组的一个指令序列处理该输入分组,它是根据由该摘要信息产生单元产生的摘要信息获得的,其中该摘要信息产生单元产生相对于下一输入分组的摘要信息,同时该分组处理单元实现对于一个分组的处理。
-
公开(公告)号:CN1489331A
公开(公告)日:2004-04-14
申请号:CN02157832.X
申请日:1994-12-01
Applicant: 株式会社东芝
CPC classification number: H04L49/3009 , H04L49/30 , H04L49/3081 , H04L49/505 , H04L49/557 , H04L2012/5625 , H04L2012/5652 , H04L2012/5674
Abstract: 一种交换装置,包括:输入端口,具有接收构成ATM单元有关的信息数据的位串、并临时性保持该位串的输入FIFO存储器;按顺序进行帧同步处理和信元同步处理的处理器,所述帧同步处理通过参照所述输入FIFO存储器、在存储于该输入FIFO存储器的位串中检索表示帧开端的位特征,并核对该位特征是否存在于帧长的开头,所述信元同步处理先找到输入的位串中表示帧开端的位特征,并在该位特征按帧长的间隔顺序出现时、从该位特征最能够确认信元开端,和按信元单位进行信息数据的处理;以及输出端口,具有临时性存储由所述处理器作成的指示信元流的目标文件的信息、并将其输出的输出FIFO存储器。
-
公开(公告)号:CN104022797A
公开(公告)日:2014-09-03
申请号:CN201410277787.6
申请日:2006-01-27
Applicant: 株式会社东芝
CPC classification number: H04W72/085 , H04B1/713 , H04B1/7136 , H04B1/715 , H04B2001/7154 , H04L1/20 , H04L7/0054 , H04W24/08 , H04W52/04 , H04W72/0453 , Y02D70/00
Abstract: 本发明公开了一种无线通信装置以及在其中使用的半导体集成电路装置,接收单元(42)根据跳频确定单元(44)的指示依次使用多个频道来接收分组数据。在进行接收操作时,在没能检测到分组数据的开头时,视为本来应该接收的分组数据由于信道质量恶化而没能接收的分组错误,在估计某个频道的信道质量时,基于针对各个频道中的每一个执行的接收操作的次数和分组错误的次数来计算每个频道的分组错误率,并利用该分组错误率来估计信道质量。
-
公开(公告)号:CN1291032A
公开(公告)日:2001-04-11
申请号:CN00131900.0
申请日:2000-09-20
Applicant: 株式会社东芝
IPC: H04L12/56
CPC classification number: H04L45/00 , H04L29/06 , H04L45/566 , H04L69/22
Abstract: 本申请公开了一个分组处理设备能够实现快速分组处理,相对于协议变化具有高自适应性和根据网络环境选择最佳的功能实现方案的能力。该分组处理设备具有一个摘要信息产生单元,配置用于从输入分组中提取多个规定的比特序列并且根据多个规定的比特序列值,产生能够规定用于该输入分组的处理的至少一部分的一个摘要信息;和一个分组处理单元,配置用于使用该输入分组的一个指令序列处理该输入分组,它是根据由该摘要信息产生单元产生的摘要信息获得的,其中该摘要信息产生单元产生相对于下一输入分组的摘要信息,同时该分组处理单元实现对于一个分组的处理。
-
公开(公告)号:CN1122978A
公开(公告)日:1996-05-22
申请号:CN94112756.7
申请日:1994-12-01
Applicant: 株式会社东芝
IPC: H04L12/04
CPC classification number: H04L49/3009 , H04L49/30 , H04L49/3081 , H04L49/505 , H04L49/557 , H04L2012/5625 , H04L2012/5652 , H04L2012/5674
Abstract: 本发明的交换装置由下述部分构成,即:输入与ATM信元有关的信息数据的输入端口;存储通过该输入端口输入的信息数据的存储器;对于从该存储器读出的信息数据按顺序进行为检索各帧的帧同步处理和为确认信元结构的ATM信元同步处理的处理器以及输出由该处理器处理过的信息数据的输出端口。
-
-
-
-
-
-
-
-