公开(公告)号：CN102024495B

公开(公告)日：2014-02-12

申请号：CN201010135747.X

申请日：2010-03-10

Applicant: 株式会社东芝

Inventor： 板垣清太郎 ,  福住嘉晃 ,  岩田佳久

IPC: G11C16/02 ,  G11C16/26 ,  H01L27/115

CPC classification number: H01L27/11578 ,  G11C16/26 ,  G11C16/32 ,  G11C16/3418 ,  H01L27/11582

Abstract: 本发明涉及非易失性半导体存储器装置以及其中的数据读取方法。一种非易失性半导体存储器装置包括：存储器基元阵列，其具有多个存储器串，每一个所述存储器串具有串联连接的多个存储器基元；以及控制电路，其被配置为执行读取操作以从在所述多个存储器串当中的被选择的存储器串中所包括的所述存储器基元读取数据。在所述读取操作期间，所述控制电路被配置为向不进行所述读取操作的未选择的存储器串中的所述存储器基元中的至少一个存储器基元的栅极施加第一电压，并向不进行所述读取操作的所述未选择的存储器串中的所述存储器基元中的另一存储器基元的栅极施加低于所述第一电压的第二电压。

公开(公告)号：CN103824596A

公开(公告)日：2014-05-28

申请号：CN201410016169.6

申请日：2010-03-10

Applicant: 株式会社东芝

Inventor： 板垣清太郎 ,  福住嘉晃 ,  岩田佳久

IPC: G11C16/26 ,  G11C16/24 ,  H01L27/115

CPC classification number: H01L27/11578 ,  G11C16/26 ,  G11C16/32 ,  G11C16/3418 ,  H01L27/11582

Abstract: 本发明涉及非易失性半导体存储器装置以及其中的数据读取方法。一种非易失性半导体存储器装置包括：存储器基元阵列，其具有多个存储器串，每一个所述存储器串具有串联连接的多个存储器基元；以及控制电路，其被配置为执行读取操作以从在所述多个存储器串当中的被选择的存储器串中所包括的所述存储器基元读取数据。在所述读取操作期间，所述控制电路被配置为向不进行所述读取操作的未选择的存储器串中的所述存储器基元中的至少一个存储器基元的栅极施加第一电压，并向不进行所述读取操作的所述未选择的存储器串中的所述存储器基元中的另一存储器基元的栅极施加低于所述第一电压的第二电压。

公开(公告)号：CN103824596B

公开(公告)日：2017-08-01

申请号：CN201410016169.6

申请日：2010-03-10

Applicant: 株式会社东芝

Inventor： 板垣清太郎 ,  福住嘉晃 ,  岩田佳久

IPC: G11C16/26 ,  G11C16/32 ,  G11C16/34 ,  H01L27/11578 ,  H01L27/11582

CPC classification number: H01L27/11578 ,  G11C16/26 ,  G11C16/32 ,  G11C16/3418 ,  H01L27/11582

Abstract: 本发明涉及非易失性半导体存储器装置以及其中的数据读取方法。一种非易失性半导体存储器装置包括：存储器基元阵列，其具有多个存储器串，每一个所述存储器串具有串联连接的多个存储器基元；以及控制电路，其被配置为执行读取操作以从在所述多个存储器串当中的被选择的存储器串中所包括的所述存储器基元读取数据。在所述读取操作期间，所述控制电路被配置为向不进行所述读取操作的未选择的存储器串中的所述存储器基元中的至少一个存储器基元的栅极施加第一电压，并向不进行所述读取操作的所述未选择的存储器串中的所述存储器基元中的另一存储器基元的栅极施加低于所述第一电压的第二电压。

公开(公告)号：CN102024495A

公开(公告)日：2011-04-20

申请号：CN201010135747.X

申请日：2010-03-10

Applicant: 株式会社东芝

Inventor： 板垣清太郎 ,  福住嘉晃 ,  岩田佳久

IPC: G11C16/02 ,  G11C16/26 ,  H01L27/115

CPC classification number: H01L27/11578 ,  G11C16/26 ,  G11C16/32 ,  G11C16/3418 ,  H01L27/11582

Abstract: 本发明涉及非易失性半导体存储器装置以及其中的数据读取方法。一种非易失性半导体存储器装置包括：存储器基元阵列，其具有多个存储器串，每一个所述存储器串具有串联连接的多个存储器基元；以及控制电路，其被配置为执行读取操作以从在所述多个存储器串当中的被选择的存储器串中所包括的所述存储器基元读取数据。在所述读取操作期间，所述控制电路被配置为向不进行所述读取操作的未选择的存储器串中的所述存储器基元中的至少一个存储器基元的栅极施加第一电压，并向不进行所述读取操作的所述未选择的存储器串中的所述存储器基元中的另一存储器基元的栅极施加低于所述第一电压的第二电压。