公开(公告)号：CN1577861A

公开(公告)日：2005-02-09

申请号：CN200410062121.5

申请日：2004-07-02

Applicant: 株式会社东芝

Inventor： 山下宽树 ,  小泽良夫 ,  佐藤敦祥

IPC: H01L27/10 ,  H01L27/115 ,  H01L21/8239

CPC classification number: H01L27/11521 ,  G11C16/0416 ,  G11C16/0483 ,  H01L27/115 ,  H01L29/42324 ,  Y10T428/24256

Abstract: 本发明提供具有可以减少配置在邻近单元中的第1导电层间的浮置电容，确保在同一单元内的第1导电层和第2导电层间的耦合电容值的半导体存储装置及其制造方法。备有平行地沿列方向行进，对突出部的顶部的角部进行倒角的元件分离绝缘膜7、由元件分离绝缘膜7分离，上部端面比元件分离绝缘膜7的上部端面低的第1导电层3、由相对介电常数εr比元件分离绝缘膜7大的绝缘膜构成，从第1导电层3的上部端面到元件分离绝缘膜7的上部端面连续地形成，并且共用于邻接的存储单元部件的导电层间绝缘膜9、和配置在导电层间绝缘膜9上，共用于邻接的存储单元部件的第2导电层10。

公开(公告)号：CN1302552C

公开(公告)日：2007-02-28

申请号：CN200410062121.5

申请日：2004-07-02

Applicant: 株式会社东芝

Inventor： 山下宽树 ,  小泽良夫 ,  佐藤敦祥

IPC: H01L27/10 ,  H01L27/115 ,  H01L21/8239

CPC classification number: H01L27/11521 ,  G11C16/0416 ,  G11C16/0483 ,  H01L27/115 ,  H01L29/42324 ,  Y10T428/24256

Abstract: 本发明提供具有可以减少配置在邻近单元中的第1导电层间的浮置电容，确保在同一单元内的第1导电层和第2导电层间的耦合电容值的半导体存储装置及其制造方法。备有平行地沿列方向行进，对突出部的顶部的角部进行倒角的元件分离绝缘膜7、由元件分离绝缘膜7分离，上部端面比元件分离绝缘膜7的上部端面低的第1导电层3、由相对介电常数εr比元件分离绝缘膜7大的绝缘膜构成，从第1导电层3的上部端面到元件分离绝缘膜7的上部端面连续地形成，并且共用于邻接的存储单元部件的导电层间绝缘膜9、和配置在导电层间绝缘膜9上，共用于邻接的存储单元部件的第2导电层10。