-
公开(公告)号：CN1330393A
公开(公告)日：2002-01-09
申请号：CN01121865.7
申请日：2001-06-29
Applicant: 株式会社东芝
IPC: H01L21/285 , H01L21/314 , H01L21/324 , H01L21/8239
CPC classification number: H01L21/28273
Abstract: 通过提高栅氧化膜的膜质量降低漏电流来提高可靠性的半导体器件的制造方法。在半导体衬底11上形成隧道氧化膜12,在隧道氧化膜12上形成成为浮栅的多晶硅膜13。在多晶硅膜13上形成用CVD法制成的硅氧化膜14后,在氧化性气氛中进行热处理。在硅氧化膜14上形成硅氮化膜15,在硅氮化膜15上用CVD法形成硅氧化膜16。在氧化性气氛中进行热处理,进一步在硅氧化膜16上形成多晶硅膜17。
-
公开(公告)号：CN1168145C
公开(公告)日：2004-09-22
申请号：CN01125493.9
申请日：2001-06-29
Applicant: 株式会社东芝
IPC: H01L27/115 , H01L29/78 , H01L21/82 , H01L21/76
CPC classification number: H01L27/11521 , H01L21/76224 , H01L21/823481 , H01L27/115
Abstract: 在STI技术中为防止栅电极互相短路，本发明的半导体器件具备有：主表面上设有沟13a的半导体衬底11；埋入上述沟13a且从上述沟13a突出上部的器件隔离绝缘膜14；具备设于上述半导体衬底11的一个主表面上的栅绝缘膜15和设于上述栅绝缘膜15上且构成栅电极16的至少一部分的栅电极材料膜16a的晶体管，其特征是上述栅电极材料膜16a直接与上述器件隔离绝缘膜14的突出部侧面接触，上述栅电极材料膜16a具有倒锥形的剖面形状。
-
Patent Agency Ranking
公开(公告)号：CN1333565A
公开(公告)日：2002-01-30
申请号：CN01125493.9
申请日：2001-06-29
Applicant: 株式会社东芝
IPC: H01L27/115 , H01L29/78 , H01L21/82 , H01L21/76
CPC classification number: H01L27/11521 , H01L21/76224 , H01L21/823481 , H01L27/115
Abstract: 在STI技术中为防止栅电极互相短路,本发明的半导体器件具备有:主表面上设有沟13a的半导体衬底11;埋入上述沟13a且从上述沟13a突出上部的器件隔离绝缘膜14;具备设于上述半导体衬底11的一个主表面上的栅绝缘膜15和设于上述栅绝缘膜15上且构成栅电极16的至少一部分的栅电极材料膜16a的晶体管,其特征是上述栅电极材料膜16a直接与上述器件隔离绝缘膜14的突出部侧面接触,上述栅电极材料膜16a具有倒锥形的剖面形状。
-
公开(公告)号：CN100514653C
公开(公告)日：2009-07-15
申请号：CN03106687.9
申请日：2003-02-28
Applicant: 株式会社东芝
IPC: H01L27/10 , H01L21/768
CPC classification number: H01L27/11521 , H01L27/115
Abstract: 一种非易失性半导体存储装置及其制造方法，该非易失性半导体存储装置在具有形成于半导体衬底上的栅绝缘膜、形成于上述栅绝缘膜上的浮置栅、形成于上述浮置栅上的控制栅、邻接上述栅绝缘膜而形成在上述半导体衬底中的源极区域和漏极区域、以及连接上述漏极区域的接触层的存储元件的上层上具备添加有Al或Ti的硅氧化膜。该非易失性半导体存储装置可以进一步抑制氢气对存储元件的侵入，可以提高数据保持特性。
-
公开(公告)号：CN1201400C
公开(公告)日：2005-05-11
申请号：CN02141806.3
申请日：2002-05-29
Applicant: 株式会社东芝
IPC: H01L27/105 , H01L21/8239
CPC classification number: H01L27/11521 , H01L27/115
Abstract: 提供一种非易失半导体存储器件，包括具有多个存储单元的元件区和元件分隔区。其中所述存储单元包括：沟道区，在所述沟道区上形成的栅绝缘膜，在所述栅绝缘膜上形成的浮置栅电极，在所述浮置栅电极上形成的第二栅绝缘膜，在所述第二栅绝缘膜上形成的控制栅电极，在水平方向夹持所述沟道区而形成的源·漏区。而且所述元件分隔区包括：在与所述源·漏区夹持所述沟道区的方向基本垂直的水平方向、夹持所述沟道区而形成的元件分隔绝缘体，在与所述源·漏区夹持所述沟道区的方向基本平行的水平方向、贯通所述元件分隔绝缘体内部的导电体。
-
公开(公告)号：CN1449044A
公开(公告)日：2003-10-15
申请号：CN03106687.9
申请日：2003-02-28
Applicant: 株式会社东芝
IPC: H01L27/10 , H01L21/768
CPC classification number: H01L27/11521 , H01L27/115
Abstract: 提供一种可以提高数据保持特性的非易失性半导体存储装置及其制造方法。在存储元件的上层，具备包含以下群中的至少1个以上的层：添加有氮的硅氧化膜；添加有Al的硅氧化膜；Al的氧化物；添加有Ti的硅氧化膜；添加有氮和Al和Ti这3种中的2种的硅氧化膜；添加有氮和Al和Ti这3种的硅氧化膜；Ti的氧化物；Ti和Al的氧化物；由Ti、Ni、Co、Zr、Cu、Pt、V、Mg、U、Nd、La、Sc金属群中之一种组成的单体金属层；由包含这些金属群中2个以上的金属占全体的至少50％以上的二元以上的合金组成的层；由该合金的氮化物组成的层；或者由该合金的氢化物组成的层(例如Al2O3膜10)。
-
公开(公告)号：CN1396661A
公开(公告)日：2003-02-12
申请号：CN02141806.3
申请日：2002-05-29
Applicant: 株式会社东芝
IPC: H01L27/105 , H01L21/8239
CPC classification number: H01L27/11521 , H01L27/115
Abstract: 提供一种非易失半导体存储器件，包括具有多个存储单元的元件区和元件分隔区。其中所述存储单元包括：沟道区，在所述沟道区上形成的栅绝缘膜，在所述栅绝缘膜上形成的浮置栅电极，在所述浮置栅电极上形成的第二栅绝缘膜，在所述第二栅绝缘膜上形成的控制栅电极，在水平方向夹持所述沟道区而形成的源·漏区。而且所述元件分隔区包括：在与所述源·漏区夹持所述沟道区的方向基本垂直的水平方向、夹持所述沟道区而形成的元件分隔绝缘体，在与所述源·漏区夹持所述沟道区的方向基本平行的水平方向、贯通所述元件分隔绝缘体内部的导电体。
-
-
-
-
-
-
Search Results
7
records
(took 0.018 seconds)
