公开(公告)号：CN101196776A

公开(公告)日：2008-06-11

申请号：CN200710196783.5

申请日：2007-12-06

Applicant: 株式会社东芝

Inventor： 安川英树

IPC: G06F1/32

Abstract: 本发明涉及一种加速器、信息处理装置和信息处理方法。本发明的加速器能够与PC连接并能够执行程序，具备：能够通过并行处理执行程序的多个计算部件；控制多个计算部件各自的动作和处理能力的至少一个的F/V控制部件；根据与所执行的程序有关的负荷信息，决定多个计算部件各自的动作和处理能力的至少一个，与该决定对应地控制F/V控制部件的计算部件。

公开(公告)号：CN101196776B

公开(公告)日：2014-06-25

申请号：CN200710196783.5

申请日：2007-12-06

Applicant: 株式会社东芝

Inventor： 安川英树

IPC: G06F1/32

Abstract: 本发明涉及一种加速器、信息处理装置和信息处理方法。本发明的加速器能够与PC连接并能够执行程序，具备：能够通过并行处理执行程序的多个计算部件；控制多个计算部件各自的动作和处理能力的至少一个的F/V控制部件；根据与所执行的程序有关的负荷信息，决定多个计算部件各自的动作和处理能力的至少一个，与该决定对应地控制F/V控制部件的计算部件。

公开(公告)号：CN1985243A

公开(公告)日：2007-06-20

申请号：CN200580017674.1

申请日：2005-05-30

Applicant: 索尼计算机娱乐公司 ,  株式会社东芝

Inventor： 佐佐木伸夫 ,  山崎刚 ,  国松敦 ,  安川英树

IPC: G06F12/08

CPC classification number: G06F12/0844 ,  G06F12/0862 ,  G06F12/0864 ,  G06F2212/6024

Abstract: 次要纹理高速缓存由数个纹理单元公用，和存储主存储器中的一部分数据。高速缓存控制CPU按照数个纹理单元的高速缓存未命中控制从主存储器到次要纹理高速缓存的重新装填操作，以便抑制次要纹理高速缓存中颠簸的出现。当数个操作单元以预定时间差访问相同存储器地址时，高速缓存控制CPU抑制重新装填操作的发生。

公开(公告)号：CN1985243B

公开(公告)日：2011-07-06

申请号：CN200580017674.1

申请日：2005-05-30

Applicant: 索尼计算机娱乐公司 ,  株式会社东芝

Inventor： 佐佐木伸夫 ,  山崎刚 ,  国松敦 ,  安川英树

IPC: G06F12/08

CPC classification number: G06F12/0844 ,  G06F12/0862 ,  G06F12/0864 ,  G06F2212/6024

Abstract: 次要纹理高速缓存由数个纹理单元公用，和存储主存储器中的一部分数据。高速缓存控制CPU按照数个纹理单元的高速缓存未命中控制从主存储器到次要纹理高速缓存的重新装填操作，以便抑制次要纹理高速缓存中颠簸的出现。当数个操作单元以预定时间差访问相同存储器地址时，高速缓存控制CPU抑制重新装填操作的发生。